AI加速计算系统、方法、装置、电子设备及存储介质制造方法及图纸

本发明专利技术实施例涉及一种AI加速计算系统、方法、装置、电子设备及存储介质，包括：CPU主控单元和多个FPGA加速单元；其中，每个FPGA加速单元包括第一输入接口和第一输出接口；所述多个FPGA加速单元通过所述第一输入接口和第一输出接口构成第一环形链路；在所述第一环形链路中的每个FPGA加速单元的第一输入接口与下一FPGA加速单元的第一输出接口连接；所述CPU主控单元的输出端与任一FPGA加速单元的输入端连接，由此，可以实现AI加速计算，提高计算效率，减少CPU的干预。减少CPU的干预。减少CPU的干预。

【技术实现步骤摘要】
AI加速计算系统、方法、装置、电子设备及存储介质


[0001]本专利技术实施例涉及数据处理领域，尤其涉及一种AI加速计算系统、方法、装置、电子设备及存储介质。

技术介绍

[0002]当前基于FPGA的云上AI加速计算结构中，主要是针对深度学习神经网络架构进行加速计算，一般针对图像数据的加速计算，会将单个图像放置于一个FPGA中，通过循环来完成所有的深度学习计算，如图1所示，该方法中，处理一张图片，需要FPGA串行重复计算N次，N等于深度神经网络的层数(layer)，因为是串行处理，所以若想提高图像处理帧数，就需要增加FPGA的时钟频率，这样很难实现效率的成倍提高。也有部分加速方式采用CPU和多FPGA的结构，利用并行架构来实现，如图2所示，因为数据需要CPU进行调度，受限于单个CPU主板上可挂载的PCIE设备数量，因此FPGA不可能无限扩展，所以此种方法仍很难实现效率的成倍提高。
[0003]已有的环装FPGA异构加速硬件结构，如图3所示，CPU传输第1张图片给FPGA1，FPGA1来进行图片1的layer1的计算，然后将计算结果传输到本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种AI加速计算系统，其特征在于，包括：CPU主控单元和多个FPGA加速单元；其中，每个FPGA加速单元包括第一输入接口和第一输出接口；所述多个FPGA加速单元通过所述第一输入接口和第一输出接口构成第一环形链路；在所述第一环形链路中的每个FPGA加速单元的第一输入接口与下一FPGA加速单元的第一输出接口连接；所述CPU主控单元的输出端与任一FPGA加速单元的输入端连接。2.根据权利要求1所述的系统，其特征在于，每个FPGA加速单元还包括第二输入接口和第二输出接口；所述多个FPGA加速单元通过所述第二输入接口和第二输出接口构成第二环形链路；在所述第二环形链路中的每个FPGA加速单元的第二输入接口与上一FPGA加速单元的第二输出接口连接。3.根据权利要求2所述的系统，其特征在于，每个FPGA加速单元的所述第一输入接口和第二输入接口在FPGA加速单元的一侧，所述第一输出接口和第二输出接口在FPGA加速单元的另一侧。4.根据权利要求1所述的系统，其特征在于，每个FPGA加速单元上连接有至少一个动态随机存储器；所述动态随机存储器用于所述FPGA加速单元临时存储数据。5.根据权利要求1所述的方法，其特征在于，所述FPGA加速单元与所述CPU主控单元通过PCIE总线接连；所述多个FPGA加速单元之间通过光纤连接。6.一种AI加速计算方法，应用于如权利要求1
‑
5任一所述的AI加速计算系统的任一FPGA加速单元，其特征在于，包括：接收待处理数据，所述待处理数据由与当前FPGA加速单元在第一环形链路中连接的下一FPGA加速单元发送；对所述待处理数据进行循环训练，得到第一处理结果，将所述第一处理结...

【专利技术属性】
技术研发人员：蒋东东，董刚，赵雅倩，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：