一种用于零中频接收机的DCOC电路制造技术

本发明专利技术公开一种用于零中频接收机的DCOC电路，一级运放电路、二级运放电路和三级运放电路依次串接在主线路上，一级运放电路和二级运放电路内的运算放大器两端分别串接有CH1斩波电路和CH2斩波电路，积分器电路并接在一级运放电路输入端和二级运放电路输出端，积分器电路内的运算放大器两端串接有CH3斩波电路，积分器电路输出端线路上设有开关电容，外部时钟与开关电容电性连接；本发明专利技术采用两组斩波模块的斩波电路和积分器电路的负反馈可抵消混频器产生的直流失调，同时不会带来额外的噪声，并且能极大地缩小版图面积；采用开关电容能实现极低的高通滤波截止频率，节省了版图面积，实现接收机系统的全集成，降低成本。降低成本。降低成本。

【技术实现步骤摘要】
一种用于零中频接收机的DCOC电路


[0001]本专利技术涉及设备
，尤其涉及一种用于零中频接收机的DCOC电路。

技术介绍

[0002]随着社会的发展，人们对于无线通信技术的需求越来越高，如为了提高汽车雷达探测距离，接收链路灵敏度就要提高，对下混频器来说，就需要更加优异的性能，但是实际芯片加工时，难以避免工艺失配，混频器开关级不能完全对称，即无法避免产生直流失调，另外混频器由于自身本振端到射频端的隔离度不够，使得本振信号馈通到射频端后再与本振进行混频也会产生的直流电平(在零中频接收机中收发隔离度不够，发射信号进入接收链路，与本振信号混频产生直流)，而直流失调又容易使后级电路产生饱和和非线性现象，为了解决这个问题，一些直流消除结构被提出；
[0003]目前的一些电路结构存在以下缺陷，为实现片上全集成，需要输入信号远高于零频，不适用于零中频接收机混频器的性能改善；高通拐点通过电阻，电容确定，不易实现滤波带宽的修改，且电阻、电容的面积会大幅度增加；同时现有结构积分器接通时会被推饱和，且由于存在反馈，导致结构存在启动时间，无法立即启动，因此，本专利技术提出一种用于零中频接收机的DCOC电路以解决现有技术中存在的问题。

技术实现思路

[0004]针对上述问题，本专利技术的目的在于提出一种用于零中频接收机的DCOC电路，该用于零中频接收机的DCOC电路能消除自身运放失调电压和闪烁噪声对信号的影响，使用开关电容大大降低了版图面积，两组斩波模块可有效消除自身运放带来的直流失调和闪烁噪声，同时做到能消除混频器输出的直流失调而又不会带来额外噪声，并实现小的版图面积，做到全集成。
[0005]为实现本专利技术的目的，本专利技术通过以下技术方案实现：一种用于零中频接收机的DCOC电路，包括主线路、运放电路、积分器电路和外部时钟，所述运放电路设有一级运放电路、二级运放电路和三级运放电路，所述一级运放电路、二级运放电路和三级运放电路依次串接在所述主线路上，所述一级运放电路和二级运放电路内的运算放大器两端分别串接有CH1斩波电路和CH2斩波电路，所述积分器电路并接在一级运放电路输入端和二级运放电路输出端，所述积分器电路内的运算放大器两端串接有CH3斩波电路，所述积分器电路输出端线路上设有开关电容，所述外部时钟与开关电容电性连接。
[0006]进一步改进在于：所述CH1斩波电路包括第一斩波模块和第二斩波模块，所述第一斩波模块串接在一级运放电路中的运算放大器输入端，所述第二斩波模块串接在一级运放电路中的运算放大器输出端，所述CH2斩波电路和CH3斩波电路结构与CH1斩波电路相同分别接在二级运放电路和积分器电路的运算放大器两端。
[0007]进一步改进在于：所述主线路输入端设有R1电阻，所述一级运放电路的运算放大器上CH1斩波电路两端并接有C1电容且C1电容两端并接有R2电阻，所述一级运放电路与二
级运放电路之间串接有R3电阻，所述积分器电路输出端线路并接在R1电阻与一级运放电路之间。
[0008]进一步改进在于：所述二级运放电路的运算放大器上CH2斩波电路两端并接有C2电容且C2电容两端并接有R4电阻，所述二级运放电路与三级运放电路之间串接有R6电阻，所述积分器电路的输入端并接在二级运放电路与R6电阻之间。
[0009]进一步改进在于：所述积分器电路中的运算放大器输入端线路上设有R5电阻，所述积分器电路的运算放大器上CH3斩波电路两端并接有C4电容且C4电容两端并接有R8电阻。
[0010]进一步改进在于：所述三级运放电路中的运算放大器两端并接有C3电容且C3电容两端并接有R7电阻。
[0011]进一步改进在于：所述开关电容内设有多组开关，所述开关电容内的多组开关由外部时钟发出的CLK1脉冲和CLK2脉冲控制。
[0012]本专利技术的有益效果为：本专利技术采用两组斩波模块的斩波电路和积分器电路的负反馈可抵消混频器产生的直流失调，同时不会带来额外的噪声，并且能极大地缩小版图面积；
[0013]采用开关电容能实现极低的高通滤波截止频率，节省了版图面积，能实现接收机系统的全集成，降低成本，也使本专利技术运用范围大大增加，对低中频架构接收机，优势更加凸显。
附图说明
[0014]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0015]图1为本专利技术实施例电路连接结构图。
[0016]图2为本专利技术实施例一斩波运放原理图。
[0017]图3为本专利技术实施例二运算放大器斩波处理示意图。
具体实施方式
[0018]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0019]在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”、“第四”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0020]实施例一
[0021]根据图1、图2所示，本实施例提供了一种用于零中频接收机的DCOC电路，包括主线
路、运放电路、积分器电路和外部时钟，所述运放电路设有一级运放电路、二级运放电路和三级运放电路，所述一级运放电路、二级运放电路和三级运放电路依次串接在所述主线路上，所述一级运放电路和二级运放电路内的运算放大器两端分别串接有CH1斩波电路和CH2斩波电路，所述积分器电路并接在一级运放电路输入端和二级运放电路输出端，所述积分器电路内的运算放大器两端串接有CH3斩波电路，所述积分器电路输出端线路上设有开关电容，所述外部时钟与开关电容电性连接，开关电容能实现极低的高通滤波截止频率，节省了版图面积，能实现接收机系统的全集成，降低成本，也使本专利技术运用范围大大增加。
[0022]所述CH1斩波电路包括第一斩波模块和第二斩波模块，所述第一斩波模块串接在一级运放电路中的运算放大器输入端，所述第二斩波模块串接在一级运放电路中的运算放大器输出端，所述CH2斩波电路和CH3斩波电路结构与CH1斩波电路相同分别接在二级运放电路和积分器电路的运算放大器两端，两组斩波模块的斩波电路和积分器电路的负反馈可抵消混频器产生的直流失调，同时不会带来额外的噪声，并且能极大地缩小版图面积。
[0023]第一斩波模块先将信号调制到斩波频率处，在和运算放大器自身的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于零中频接收机的DCOC电路，其特征在于：包括主线路、运放电路、积分器电路和外部时钟，所述运放电路设有一级运放电路、二级运放电路和三级运放电路，所述一级运放电路、二级运放电路和三级运放电路依次串接在所述主线路上，所述一级运放电路和二级运放电路内的运算放大器两端分别串接有CH1斩波电路和CH2斩波电路，所述积分器电路并接在一级运放电路输入端和二级运放电路输出端，所述积分器电路内的运算放大器两端串接有CH3斩波电路，所述积分器电路输出端线路上设有开关电容，所述外部时钟与开关电容电性连接。2.根据权利要求1所述的一种用于零中频接收机的DCOC电路，其特征在于：所述CH1斩波电路包括第一斩波模块和第二斩波模块，所述第一斩波模块串接在一级运放电路中的运算放大器输入端，所述第二斩波模块串接在一级运放电路中的运算放大器输出端，所述CH2斩波电路和CH3斩波电路结构与CH1斩波电路相同分别接在二级运放电路和积分器电路的运算放大器两端。3.根据权利要求1所述的一种用于零中频接收机的DCOC电路，其特征在于：所述主线路输入端设有R1电阻，所述一级运放电路的运算放大器上CH1斩波...

【专利技术属性】
技术研发人员：桂智勇，唐攀，赵峰，
申请(专利权)人：成都通量科技有限公司，
类型：发明
国别省市：