一种基于NPU+FPGA架构的VPX型异构加速模块制造技术

本发明专利技术涉及一种基于NPU+FPGA架构的VPX型异构加速模块，属于异构加速技术领域。本发明专利技术的异构加速模块包括FPGA模块、NPU模块、PCIE交换模块、VPX连接器、存储模块及外围电子元器件，异构加速模块的VPX连接器对外提供PCIE接口以及以太网接口，外部主机可通过VPX连接器上的PCIE接口及以太网接口，对FPGA模块和NPU进行访问，加速模块实现对智能算法的推理加速，并将计算结果返回主机。本发明专利技术可实现针对不同的智能应用场景进行加速；针对算力要求高的场景使用NPU进行算力加速，针对具有算法硬件可编程的场景使用FPGA进行算力加速。件可编程的场景使用FPGA进行算力加速。件可编程的场景使用FPGA进行算力加速。

【技术实现步骤摘要】
一种基于NPU+FPGA架构的VPX型异构加速模块


[0001]本专利技术属于异构加速
，具体涉及一种基于NPU+FPGA架构的VPX型异构加速模块。

技术介绍

[0002]目标检测、语音识别、图像处理等实际场景需要大量的数据处理，对处理器性能要求越来越高。CPU主要优势在于任务调度和资源管理，其运算能力远远达不到智能算法的要求，为了满足实际的应用需求，市面上推出了针对于智能算法的处理器芯片，如GPU、NPU、FPGA等，以上芯片具有强大的并行计算能力，与CPU配合成异构加速平台，可满足实际场景的需要。
[0003]异构计算平台可以很好的提高系统的计算性能，主机和加速模块之间的数据传输一般通过PCIE接口实现的，PCIE可以提供标准的接口，实现高速稳定的数据传输，且有不同的规格和不同的传输速率，可以满足不同的应用需求。但也存在以下问题：PCIE接口的物理形态相对简单，只适用于一般的办公环境，对于工业、航空航天等特殊环境，不能满足高效稳定工作要求。作为新一代的工业总线标准，VPX在具有机械结构和导冷抗震优势的基础上，引入了Rapid本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于NPU+FPGA架构的VPX型异构加速模块，其特征在于，该加速模块主要包括FPGA模块、NPU模块、PCIE交换模块、VPX连接器、存储模块和BMC管理模块；FPGA模块通过PCIE交换模块与VPX连接器相连，对外提供PCIE接口；FPGA模块通过内存接口与存储模块相连，FPGA模块与ETH PHY芯片连接，ETH PHY芯片与VPX连接器连接，FPGA模块通过ETH PHY芯片对外引出一个千兆网；NPU模块通过PCIE交换模块与VPX连接器相连，对外提供PCIE接口；NPU模块通过GPIO接口与FPGA模块连接，当NPU模块工作在RC模式，通过NPU模块对FPGA实现算法重配置；NPU模块和ETH PHY芯片连接，ETH PHY芯片与VPX连接器连接，NPU模块通过ETH PHY芯片对外引出一个千兆网；BMC管理模块通过I2C接口与VPX连接器相连，实现加速模块温度、电流、电压信号采集数据的传输；异构加速模块的VPX连接器对外提供PCIE接口及以太网接口两种接口方式供主机连接。2.如权利要求1所述的基于NPU+FPGA架构的VPX型异构加速模块，其特征在于，所述FPGA模块选用V7690T芯片，所述NPU模块选用Atlas200模块，存储模块选用JM3D512芯片，BMC管理模块选用JS32F103芯片。3.如权利要求1所述的基于NPU+FPGA架构的VPX型异构加速模块，其特征在于，所述VPX连接器为6U VPX连接器。4.如权利要求1
‑
3任一项所述的基于NPU+FPGA架构的VPX型异构加速模块，其特征在于，所述NPU模块既可以工作在RC模式，也可以工作在EP模式，在EP模式下，主机通过PCIE接口访问FPGA模块和NPU模块，实现算法的加速；在RC模式情况下，NPU模块通过以太网接口对外实现数据传输和算法加速，同时可通过NPU对FPGA实现算法重配置。5.如权利要求1所述的基于NPU+FPGA架构的VPX型异构加速模块，其特征在于，加速模块的VPX连接器对外提供PCIE接口和以太网接口两种接口方式，外部主机通过总线模拟开关控制，选择使用VPX连接器上的PCIE接口或者以太网接口对FPGA或NPU模块进行访问。6.如权利...

【专利技术属性】
技术研发人员：叶亚峰，寇金桥，瞿秋薏，
申请(专利权)人：北京计算机技术及应用研究所，
类型：发明
国别省市：