本实用新型专利技术提供了一种通讯电路、控制装置及空调器。所述通讯电路，包括发送模块、使能模块和接收模块；所述发送模块、所述使能模块和所述接收模块分别与MAX13085芯片IC的各处不同引脚连接；其中，所述接收模块的输入信号和输出信号相同。通过使接收模块的输入信号和输出信号保持一致，使得在传输速率9600bps以上的情况下，降低了通讯电路的误码率，提高了传输可靠性。输可靠性。输可靠性。
【技术实现步骤摘要】
一种通讯电路、控制装置及空调器
[0001]本技术涉及空调
，具体而言，涉及一种通讯电路、一种控制装置和一种空调器。
技术介绍
[0002]近年来，随着物联网的迅速发展，通讯技术也得到不断提升，通讯电路作为设备之间通讯的主要通讯技术，应用也越来越广。为了保证处理器能够不受外界的干扰、可靠运行，需要在电路设计时将芯片的电源与处理器的电源分开。
[0003]但目前空调使用的通讯电路中，接收模块中的输入输出信号不一致，使得现有空调使用的通讯电路仅适用于9600bps以下的传输速率，当速率变大时误码率就会大大提升，传输可靠性较差。
技术实现思路
[0004]本技术解决的问题：如何防止空调的通讯电路，在传输速率在9600bps以上的情况下，误码率大大提升，传输可靠性较差的问题。
[0005]为解决上述问题，一方面，本技术实施例提供了一种通讯电路，包括：发送模块、使能模块和接收模块；所述发送模块、所述使能模块和所述接收模块分别与芯片IC的各处不同引脚连接；其中，所述接收模块的输入信号和输出信号相同。
[0006]与现有技术相比，本技术实施例具体的有益效果为：通过使接收模块的输入信号和输出信号保持一致，使得在传输速率9600bps以上的情况下，降低了通讯电路的误码率，提高了传输可靠性。
[0007]在本技术的一个实施例中，当所述输入信号为高电平时，所述接收模块不导通，所述输出信号为高电平；当所述输入信号为低电平时，所述接收模块导通，所述输出信号为低电平。
[0008]采用该技术方案所达到的技术效果：通过接收模块的导通与不导通，实现接收模块的输入输出信号保持一致，继而降低了在传输速率9600bps以上的情况下，通讯电路的误码率，提高了传输可靠性。
[0009]在本技术的一个实施例中，所述接收模块包括：PNP型三极管Q2；NPN型三极管Q1以及电阻R1、R2、R3、R4和R5；所述PNP型三极管Q2的基极与电阻R4和电阻R5连接，所述电阻R5与所述芯片IC的第一引脚RO连接，所述电阻R4与第一电压和所述PNP型三极管Q2的发射极连接，所述PNP型三极管Q2的集电极与所述电阻R2和所述电阻R3连接，所述电阻R2与所述NPN型三极管Q1的基极连接，所述电阻R3与所述NPN型三极管Q1的发射极连接并接地，所述NPN型三极管Q1的集电极与所述电阻R1和CPU UART的RXD引脚连接，所述R1与第四电压连接。
[0010]采用该技术方案所达到的技术效果：通过电阻R1、R2、R3、R4、R5以及NPN型三极管Q1和PNP型三极管Q2之间的连接关系，能够对NPN型三极管Q1和PNP型三极管Q2之间的高低
电平进行快速转换，使的接收模块的输入信号和输出信号相同，提高通讯速率，并波形有一定的整形功能。
[0011]在本技术的一个实施例中，当所述芯片IC的RO口为高电平时，所述PNP型三极管Q2不导通，所述PNP型三极管Q2的集电极为低电平，使得所述NPN型三极管Q1也不导通，所述RXD通过所述R1接收到高电平；当所述芯片IC的RO口为低电平时，所述PNP型三极管Q2导通，使得所述NPN型三极管Q1导通，所述RXD接地并接收到低电平。
[0012]采用该技术方案所达到的技术效果：通过PNP型三极管Q2、NPN型三极管Q1的导通与不导通，实现对输入高/低电平信号进行快速变压转换，保证输出信号与输入信号保持一致，降低了物理延时，提高了通讯速率，继而在传输速率9600bps以上的情况下，也能降低通讯电路的误码率，保证传输的可靠性。
[0013]在本技术的一个实施例中，所述使能模块和/或所述发送模块，连接处理器的IO口。
[0014]采用该技术方案所达到的技术效果：通过将使能模块和/或发送模块，连接处理器的IO口，以便通讯电路通过IO口实现与外部装置的通信。
[0015]在本技术的一个实施例中，所述使能模块包括：电阻R6、R7和NPN型三极管Q3，所述NPN型三极管Q3的发射极与所述芯片IC的第三引脚DE和第二引脚RE连接；所述NPN型三极管Q3的发射极通过所述电阻R6接地；所述NPN型三极管Q3的基极连接CPU UART的DE/RE引脚；所述NPN型三极管Q3的集电极通过所述电阻R7连接第二电压。
[0016]采用该技术方案所达到的技术效果：使能模块通过电阻R6、R7，能够对NPN型三极管Q3的电平进行调整，使得NPN型三极管Q3的电平能在高电平和低电平之间转换，继而改变使能模块的工作状态，提高了使能模块工作状态的转换效率，从而整体提高了通讯电路的通讯效率，降低了物理延迟。
[0017]在本技术的一个实施例中，当所述使能模块为高电平时，所述NPN型三极管Q3导通，所述芯片IC的DE和RE使能口均收到高电平；当所述使能模块为高电平时，所述NPN型三极管Q3不导通，所述芯片IC的DE和RE使能口均收到低电平。
[0018]采用该技术方案所达到的技术效果：通过NPN型三极管Q3的导通与不导通，实现了对NPN型三极管Q3的电平的调整，继而调整了芯片IC的DE和RE使能口的电平幅度，从而保证了使能模块的工作状态的转换，提高了通讯电路的通讯效率。
[0019]在本技术的一个实施例中，所述发送模块包括：NPN型三极管Q4、PNP型三极管Q5以及电阻R8、R9、R10、R11和R12；所述NPN型三极管Q4的集电极与所述电阻R12和所述芯片IC的第四引脚DT连接，所述电阻R12连接第三电压，所述NPN型三极管Q4的发射极连接所述电阻R9并接地，所述PNP型三极管Q5的集电极与所述电阻R8和所述电阻R9连接，所述电阻R8连接所述NPN型三极管Q4的基集，所述PNP型三极管Q5的基集通过所述R11连接CPU UART的TXD引脚，所述PNP型三极管Q5的发射极通过所述电阻R10连接所述电阻R11。
[0020]采用该技术方案所达到的技术效果：发送模块通过电阻R8、R9、R10、R11和R12，能够对NPN型三极管Q4和PNP型三极管Q5的电平进行调整，即NPN型三极管Q4和PNP型三极管Q5的电平能在高电平与低电平之间进行转换，从而调整发送模块的工作状态，提高通讯电路的通讯效率。
[0021]在本技术的一个实施例中，所述包括：当所述发送模块为高电平时，所述PNP
型三极管Q5不导通，继而所述NPN型三极管Q4不导通，所述芯片IC的发送口DT接收为高电平；当所述发送模块为低电平时，所述PNP型三极管Q5导通，继而所述NPN型三极管Q4导通，所述芯片IC的发送口DT直接接收到低电平。
[0022]采用该技术方案所达到的技术效果：通过对NPN型三极管Q4和PNP型三极管Q5导通与不导通，实现了对NPN型三极管Q4和PNP型三极管Q5的电平的调整，继而调整了芯片IC的发送口DT的电平幅度，从而保证了发送模块的工作状态的转换，提高了通讯电路的通讯效率。
[0023]另一方面本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种通讯电路，包括：发送模块(100)、使能模块(200)和接收模块(300)；其特征在于，所述发送模块(100)、所述使能模块(200)和所述接收模块(300)分别与芯片IC的各处不同引脚连接；其中，所述接收模块(300)的输入信号和输出信号相同。2.根据权利要求1所述的通讯电路，其特征在于，当所述输入信号为高电平时，所述接收模块(300)不导通，所述输出信号为高电平；当所述输入信号为低电平时，所述接收模块(300)导通，所述输出信号为低电平。3.根据权利要求1所述的通讯电路，其特征在于，所述接收模块(300)包括：PNP型三极管Q2；NPN型三极管Q1以及电阻R1、R2、R3、R4和R5；所述PNP型三极管Q2的基极与电阻R4和电阻R5连接，所述电阻R5与所述芯片IC的第一引脚RO连接，所述电阻R4与第一电压和所述PNP型三极管Q2的发射极连接，所述PNP型三极管Q2的集电极与所述电阻R2和所述电阻R3连接，所述电阻R2与所述NPN型三极管Q1的基极连接，所述电阻R3与所述NPN型三极管Q1的发射极连接并接地，所述NPN型三极管Q1的集电极与所述电阻R1和CPU UART的RXD引脚连接，所述R1与第四电压连接。4.根据权利要求3所述的通讯电路，其特征在于，当所述芯片IC的RO口为高电平时，所述PNP型三极管Q2不导通，所述PNP型三极管Q2的集电极为低电平，使得所述NPN型三极管Q1也不导通，所述RXD通过所述R1接收到高电平；当所述芯片IC的RO口为低电平时，所述PNP型三极管Q2导通，使得所述NPN型三极管Q1导通，所述RXD接地并接收到低电平。5.根据权利要求1所述的通讯电路，其特征在于，所述使能模块(200)和/或所述发送模块(100)，连接处理器的IO口。6.根据权利要求1所述的通讯电路，其特征在于，所述使能模块(200)包括：电阻R6、R7和NPN型三极管Q3，所述...
【专利技术属性】
技术研发人员：刘庆海，
申请(专利权)人：珠海拓芯科技有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。