移位寄存器单元、栅极驱动电路、显示面板和显示装置制造方法及图纸

本公开提供了一种移位寄存器单元，包括：感测控制电路、感测预充准备电路、第一感测预充电路和第一驱动输出电路，其中移位寄存器单元还包括辅助输入电路，辅助输入电路与第一电源端、输入增强节点连接，辅助输入电路配置为将所述第一电源端所提供的有效电平信号输出。本公开还提供了一种栅极驱动方法、栅极驱动电路、显示面板和显示装置。显示面板和显示装置。显示面板和显示装置。

【技术实现步骤摘要】
移位寄存器单元、栅极驱动电路、显示面板和显示装置


[0001]本专利技术涉及显示领域，特别涉及一种移位寄存器单元、栅极驱动电路、显示面板和显示装置。

技术介绍

[0002]有源矩阵有机发光二极体面板(Active Matrix Organic Light Emitting Diode，简称：AMOLED)的应用越来越广泛。AMOLED的像素显示器件为有机发光二极管(Organic Light
‑
Emitting Diode,简称OLED)，AMOLED能够发光是通过驱动薄膜晶体管在饱和状态下产生驱动电流，该驱动电流驱动发光器件发光。

技术实现思路

[0003]第一方面，本公开实施例提供了一种移位寄存器单元，包括：
[0004]感测控制电路，与感测信号输入端、随机信号输入端、感测控制节点连接，配置为响应于所述随机信号输入端所提供有效电平信号的控制将所述感测信号输入端所提供信号写入至所述感测控制节点；
[0005]感测预充准备电路，与所述感测控制节点、时钟控制信号输入端、输入增强节点连接，配置为响应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：感测控制电路，与感测信号输入端、随机信号输入端、感测控制节点连接，配置为响应于所述随机信号输入端所提供有效电平信号的控制将所述感测信号输入端所提供信号写入至所述感测控制节点；感测预充准备电路，与所述感测控制节点、时钟控制信号输入端、输入增强节点连接，配置为响应于所述感测控制节点处有效电平信号的控制将所述时钟控制信号输入端所提供信号输出；第一感测预充电路，与所述时钟控制信号输入端、所述输入增强节点和第一上拉节点连接，配置为响应于所述时钟控制信号输入端所提供有效电平信号的控制将所述输入增强节点处电压写入至所述第一上拉节点；辅助输入电路，与第一电源端、所述输入增强节点连接，配置为将所述第一电源端所提供的有效电平信号输出；第一驱动输出电路，与所述第一上拉节点、第一驱动时钟信号输入端、第一驱动信号输出端连接，配置为响应于所述第一上拉节点处有效电平信号的控制将所述第一驱动时钟信号输入端所提供信号写入至所述第一驱动信号输出端。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述辅助输入电路包括：第四晶体管；所述第四晶体管的控制极与所述第一电源端连接，所述第四晶体管的第一极与所述第一电源端连接，所述第四晶体管的第二极与所述输入增强节点连接。3.根据权利要求2所述的移位寄存器单元，其特征在于，所述辅助输入电路还包括：第六晶体管，所述第六晶体管位于所述第四晶体管与所述输入增强节点之间，所述第四晶体管的第二极通过所述第六晶体管与所述输入增强节点连接；所述第六晶体管的控制极与所述第一电源端连接，所述第六晶体管的第一极与所述第四晶体管的第二极连接，所述第六晶体管的第二极与所述输入增强节点连接。4.根据权利要求1所述的移位寄存器单元，其特征在于，所述感测预充准备电路包括：第二晶体管；所述第二晶体管的控制极与所述感测控制节点连接，所述第二晶体管的第一极与所述时钟控制信号输入端连接，所述第二晶体管的第二极与所述输入增强节点连接。5.根据权利要求4所述的移位寄存器单元，其特征在于，所述感测预充准备电路还包括：第八晶体管，所述第八晶体管位于所述第二晶体管与所述输入增强节点之间，所述第二晶体管的第二极通过所述第八晶体管与所述输入增强节点连接；所述第八晶体管的控制极与所述时钟控制信号输入端连接，所述第八晶体管的第一极与所述第二晶体管的第二极连接，所述第八晶体管的第二极与所述输入增强节点连接。6.根据权利要求1所述的移位寄存器单元，其特征在于，还包括：第一显示预充电路，与显示信号输入端、第三电源端和第一上拉节点连接，配置为响应于所述显示信号输入端所提供有效电平信号的控制将所述第三电源端所提供非有效电平信号写入至所述第一上拉节点；第二驱动输出电路，与所述第一上拉节点、第二驱动时钟信号输入端、第二驱动信号输出端连接，配置为响应于所述第一上拉节点处有效电平信号的控制将所述第二驱动时钟信
号输入端所提供信号写入至所述第二驱动信号输出端。7.根据权利要求6所述的移位寄存器单元，其特征在于，所述第一显示预充电路包括：第九晶体管；所述第九晶体管的控制极与所述显示信号输入端连接，所述第九晶体管的第一极与第三电源端连接，所述第九晶体管的第二极与所述上拉节点连接。8.根据权利要求6所述的移位寄存器单元，其特征在于，所述第一显示预充电路包括：第九晶体管和第十一晶体管；所述第九晶体管的控制极与所述显示信号输入端连接，所述第九晶体管的第一极与第三电源端连接，所述第九晶体管的第二极与所述第十一晶体管的第一极连接；所述第十一晶体管的控制极与所述显示信号输入端连接，所述第十一晶体管的第一极与所述输入增强节点连接，所述第十一晶体管的第二极与所述第一上拉节点连接。9.根据权利要求6所述的移位寄存器单元，其特征在于，还包括：第一感测复位电路，与感测复位信号输入端、第二电源端、所述第一上拉节点连接，配置为响应于所述感测复位信号输入端所提供有效电平信号的控制将所述第二电源端所提供的非有效电平信号写入至所述第一上拉节点；第一显示复位电路，与显示复位信号输入端、第二电源端、所述第一上拉节点连接，配置为响应于所述感测复位信号输入端所提供有效电平信号的控制将所述第二电源端所提供的非有效电平信号写入至所述第一上拉节点；第一下拉控制电路，与第二电源端、第五电源端、所述第一上拉节点和第一下拉节点连接，配置为向所述第一下拉节点处写入与所述第一上拉节点处电压反相的电压；第一上拉降噪电路，与所述第二电源端、所述第一上拉节点和第一下拉节点连接，配置为响应于所述第一下拉节点处有效电平信号的控制将所述第二电源端所提供非有效电平信号写入至所述第一上拉节点；级联输出电路，与第一上拉节点、第一下拉节点、第二电源端、级联时钟信号输入端、级联信号输出端连接，配置为响应于所述第一上拉节点处有效电平信号的控制将所述级联时钟信号输入端所提供信号写入至所述级联信号输出端，以及响应于所述第一下拉节点处有效电平信号的控制将所述第二电源端提供的非有效电平信号写入至所述级联信号输出端；所述第一驱动输出电路还与所述第一下拉节点和第四电源端连接，所述第一驱动输出电路还配置为响应于所述第一下拉节点处有效电平信号的控制将所述第四电源端提供的非有效电平信号写入至所述第一驱动信号输出端；所述第二驱动输出电路还与所述第二下拉节点和第四电源端连接，所述第二驱动输出电路还配置为响应于所述第二下拉节点处有效电平信号的控制将所述第四电源端提供的非有效电平信号写入至所述第二驱动信号输出端。10.根据权利要求9所述的移位寄存器单元，其特征在于，还包括：第一控压电路；所述第一控压电路，与有效电平供给端、第一上拉节点、第一控压节点连接，所述第一控压电路配置为响应于所述第一上拉节点处有效电平信号的控制将所述有效电平供给端所提供有效电平信号写入至所述第一控压节点；所述移位寄存器单元还包括：第一防漏电电路、第二防漏电电路、第三防漏电电路中至少之一；
所述第一感测复位电路通过所述第一防漏电电路与第二电源端连接，所述第一感测复位电路与所述第一防漏电电路连接于第一防漏电节点，所述第一防漏电节点与所述第一控压节点连接，所述第一防漏电电路与感测复位信号输入端连接，所述第一防漏电电路配置为响应于所述感测复位信号输入端所提供有效电平信号的控制使得所述第一防漏电节点与所述第二电源端之间形成通路，以及响应于所述感测复位信号输入端所提供非有效电平信号的控制使得所述第一防漏电节点与所述第二电源端之间断路；所述第一显示复位电路通过所述第二防漏电电路与第二电源端连接，所述第一显示复位电路与所述第二防漏电电路连接于第二防漏电节点，所述第二防漏电节点与所述第一控压节点连接，所述第二防漏电电路与显示复位信号输入端连接，所述第二防漏电电路配置为响应于所述显示复位信号输入端所提供有效电平信号的控制使得所述第二防漏电节点与所述第二电源端之间形成通路，以及响应于所述显示复位信号输入端所提供非有效电平信号的控制使得所述第二防漏电节点与所述第二电源端之间断路；所述第一上拉降噪电路通过所述第三防漏电电路与第二电源端连接，所述第一上拉降噪电路与所述第三防漏电电路连接于第三防漏电节点，所述第三防漏电节点与所述第一控压节点连接，所述第三防漏电电路与第一下拉节点连接，所述第三防漏电电路配置为响应于所述第一下拉节点处有效电平信号的控制使得所述第三防漏电节点与所述第二电源端之间形成通路，以及响应于所述第一下拉节点处非有效电平信...

【专利技术属性】
技术研发人员：冯雪欢，李永谦，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：