电平转换电路制造技术

本发明专利技术公开了一种电平转换电路。该电平转换电路包括第三PMOS管、第四PMOS管、第一双向二极管单元、第二双向二极管单元、第一反相器，当低电压输入端输入低逻辑信号电平时，通过第一反相器转换成第一电压输出电平，进入第二双向二极管单元，第一电压输出电平通过第四PMOS管，其高电压输出电平被拉低到第一电压输出电平，将低逻辑信号的第一电压输出电平从高压输出端输出，当低电压输入端输入高逻辑信号电平时，高逻辑信号电平通过进入第一双向二极管单元，第三PMOS管、第四PMOS管的漏极被拉高到高电压输出电平，将高逻辑信号的高电压输出电平为从输出端输出。其可保证该电平转换电路可以工作在超压状态。工作在超压状态。工作在超压状态。

【技术实现步骤摘要】
电平转换电路


[0001]本专利技术涉及集成电路
，尤其涉及一种电平转换电路。

技术介绍

[0002]在许多半导体集成电路中，经常有电平转换电路的身影，特别是在一些接口电路上，经常需要跨电压域工作，所以电平转换电路应用广泛。电平转换电路包括高压电平转换电路和低压电平转换电路，其中高压电平转换电路是将低压信号转换为高压信号，从而实现低压逻辑对高压逻辑的控制,低压电平转换电路是将高压信号转换为低压信号，从而实现高压逻辑对低压逻辑的控制。一般而言，电平转换电路常常指代高压电平转换电路，传统的电平转换电路由四个高压晶体管构成。两个高压PMOS管用于上拉，两个高压NMOS管用于下拉。两个高压NMOS管的栅极作为电平转换电路的两个输入端，输入端电压为低电压电位。两个高压PMOS管的漏极作为电平转换电路的两个输出端，输出端电压为高电压电位。由于两个高压NMOS管工作于低压情况，导致两个高压NMOS管的下拉能力很弱，当低压值低到某一程度时，电平转换电路无法工作，也即无法实现电平转换的功能，特别是在小尺寸工艺节点下，电路的供电电压远远超过器件本身能承受的范本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电平转换电路，包括：低电压输入端、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管和输出端，其特征在于，其还包括：第三PMOS管、第四PMOS管、第一双向二极管单元、第二双向二极管单元、第一反相器，所述第一NMOS管的栅极与所述低电压输入端电性连接，所述第一NMOS管的漏极与所述第一双向二极管单元的一端电性连接，所述第一双向二极管单元的另一端与所述第三PMOS管的漏极电性连接，所述第二NMOS管的栅极与所述第一反相器的输出端电性连接，所述第一反相器的输入端与所述低电压输入端电性连接，所述第二NMOS管的漏极与所述第二双向二极管单元的一端电性连接，所述第二双向二极管单元的另一端与所述第四PMOS管的漏极电性连接，所述第一PMOS管的源极与第三电源电性连接，所述第一PMOS管的漏极与所述第三PMOS管的源极电性连接，所述第二PMOS管的漏极与所述第四PMOS管的源极电性连接，所述第二PMOS管的源极与第三电源电性连接，所述第二PMOS管的漏极与所述第四PMOS管的源极电性连接，所述第三PMOS管的栅极接入第一偏置电压，所述第四PMOS管的栅极接入第一偏置电压，当所述低电压输入端输入低逻辑信号(低逻辑信号电平为0V)时，低逻辑信号电平通过第一反相器转换成第一电压输出电平，进入第二NMOS管及所述第二双向二极管单元，第一电压输出电平通过第四PMOS管、第一PMOS管、第二PMOS管，其高电压输出电平被拉低到第一电压输出电平，故关闭其上拉通路，将低逻辑信号(第一电压输出电平为VBIAS_P+|V
TP
|)从输出端输出，当所述低电压输入端输入高逻辑信号(高逻辑信号电平为VDD1)时，高逻辑信号电平通过第一NMOS管进入所述第一双向二极管单元，所述第二PMOS管、第三PMOS管、第四PMOS管的漏极被拉高到高电压输出电平，将高逻辑信号(高电压输出电平为VDD3)从输出端输出。2.根据权利要求1所述的电平转换电路，其特征在于，所述第一双向二极管单元包括：第七NMOS管和第十一PMOS管，所述第二双向二极管单元包括：第八NMOS管和第十二PMOS管，所述第七NMOS管的栅极与所述第十一PMOS管的源极电性连接，所述第七NMOS管的源极与所述第一NMOS管的漏极电性连接，所述第七NMOS管的漏极与所述第十一PMOS管的漏极电性连接，所述第十一PMOS管的栅极与所述第七NMOS管的源极电性连接，所述第八NMOS管的栅极与所述第十二PMOS管的源极电性连接，所述第八NMOS管的源极与所述第二NMOS管的漏极电性连接，所述第八NMOS管的漏极与所述第十二PMOS管的漏极电性连...

【专利技术属性】
技术研发人员：王先宏，梁爱梅，温长清，
申请(专利权)人：深圳市紫光同创电子有限公司，
类型：发明
国别省市：