NAND存储器的数据转移协议的开销减小制造技术

本发明专利技术题为“NAND存储器的数据转移协议的开销减小”。在一个具体实施中，数据存储设备包括NAND存储器和控制器。所述NAND存储器包括读取/写入电路，所述读取/写入电路被配置为确定和存储所述NAND存储器中包括的每个平面的初始物理列地址。所述控制器被配置为将读取

【技术实现步骤摘要】
NAND存储器的数据转移协议的开销减小
[0001]相关申请的交叉引用
[0002]本申请要求于2020年12月3日提交的美国临时专利申请号63/120,787的权益，该申请的全部内容以引用方式并入本文。

技术介绍

[0003]本申请整体涉及存储器设备，并且更具体地讲，涉及例如通过预先计算初始列地址来减小数据转移操作的执行时间的控制器和NAND存储器。
[0004]控制器与NAND存储器之间的数据转移协议涉及大量的命令和地址周期以及命令/地址周期与数据转移之间的等待时间。要求使用传统输入/输出(“I/O”)速度和协议来发布命令和地址周期。然而，可使用切换模式速度来发布数据字节。对于每新一代的NAND存储器，切换模式速度缩放约50％。然而，命令/地址速度不与切换模式速度成比例。因此，命令/地址周期针对使用较高切换模式速度的存储器设备增加了显著开销。

技术实现思路

[0005]命令/地址周期与数据转移之间的等待时间主要用于将所接收的初始逻辑列地址转换为初始物理列地址。可通过预先计算初始物理列地址来减小命令/地址周期与数据转移之间的等待时间。此外，可通过从数据转移协议中移除冗余命令和地址周期来减小总命令/地址周期时间。因此，本公开提供了数据存储设备、方法和装置，除了其他之外，这些数据存储设备、方法和装置还预先计算初始物理列地址并且以较少的命令/地址周期来实现数据转移协议。
[0006]例如，本公开提供了一种数据存储设备。在一个具体实施中，所述数据存储设备包括NAND存储器和控制器。所述NAND存储器包括多个管芯和读取/写入电路。所述多个管芯各自包括多个平面。所述读取/写入电路被配置为确定所述多个管芯中的每个管芯中的所述多个平面中的每个平面的初始物理列地址。所述读取/写入电路还被配置为将所述初始物理列地址存储在所述NAND存储器中。所述控制器耦接到所述NAND存储器。所述控制器被配置为在所述NAND存储器存储所述初始物理列地址之后将读取
‑
转移命令发送到所述NAND存储器。所述读取
‑
转移命令指示一字节地址将跟随。所述控制器还被配置为将所述一字节地址发送到所述NAND存储器。所述一字节地址包括管芯地址和平面地址。所述读取/写入电路被进一步配置为在所述NAND存储器从所述控制器接收到所述一字节地址之后，从存储在所述NAND存储器中的所述初始物理列地址检索第一初始物理列地址。所述第一初始物理列地址与所述管芯地址和所述平面地址相关联。所述读取/写入电路还被配置为检索存储在所述第一初始物理列地址处的第一数据集。所述读取/写入电路被进一步配置为将所述第一数据集输出到所述控制器。
[0007]本公开还提供了一种方法，包括通过NAND存储器确定所述NAND存储器中的多个管芯中的每个管芯中的多个平面中的每个平面的初始物理列地址。所述方法还包括将所述初始物理列地址存储在所述NAND存储器中。所述方法还包括在所述NAND存储器存储所述初始
物理列地址之后将读取
‑
转移命令从控制器发送到所述NAND存储器。所述读取
‑
转移命令指示一字节地址将跟随。所述方法还包括将所述一字节地址从所述控制器发送到所述NAND存储器。所述一字节地址包括管芯地址和平面地址。所述方法还包括在所述NAND存储器从所述控制器接收到所述一字节地址之后，从存储在所述NAND存储器中的所述初始物理列地址检索第一初始物理列地址。所述第一初始物理列地址与所述管芯地址和所述平面地址相关联。所述方法还包括检索存储在所述NAND存储器中的所述第一初始物理列地址处的第一数据集。所述方法还包括将所述第一数据集从所述NAND存储器输出到所述控制器。
[0008]本公开还提供了一种装置，所述装置包括用于确定NAND存储器中的多个管芯中的每个管芯中的多个平面中的每个平面的初始物理列地址的装置。所述装置还包括用于将所述初始物理列地址存储在所述NAND存储器中的装置。所述装置还包括用于在所述NAND存储器存储所述初始物理列地址之后将读取
‑
转移命令发送到所述NAND存储器的装置。所述读取
‑
转移命令指示一字节地址将跟随。所述装置还包括用于将所述一字节地址发送到所述NAND存储器的装置。所述一字节地址包括管芯地址和平面地址。所述装置还包括用于在所述NAND存储器接收到所述一字节地址之后，从存储在所述NAND存储器中的所述初始物理列地址检索第一初始物理列地址的装置。所述第一初始物理列地址与所述管芯地址和所述平面地址相关联。所述装置还包括用于检索存储在所述NAND存储器中的所述第一初始物理列地址处的第一数据集的装置。所述装置还包括用于从所述NAND存储器输出所述第一数据集的装置。
[0009]本公开的各个方面提供了对存储器设备的改进。本公开可以各种形式体现，包括由软件和/或固件控制的硬件或电路。上述
技术实现思路
仅旨在给出本公开的各个方面的一般构想，而不以任何方式限制本公开的范围。
附图说明
[0010]图1是根据本公开的一些具体实施的包括数据存储设备的系统的一个示例的框图。
[0011]图2是根据本公开的一些具体实施的包括在NAND存储器的管芯中的平面的一个示例的框图。
[0012]图3是传统数据输出协议序列的一个示例的框图。
[0013]图4是根据本公开的一些具体实施的数据输出协议序列的一字节地址周期的一个示例的框图。
[0014]图5是根据本公开的一些具体实施的包括两位初始列标识符的数据输出协议序列的一字节地址周期的一个示例的框图。
[0015]图6是根据本公开的一些具体实施的包括两个命令周期和一个地址周期的数据输出协议序列的一个示例的框图。
[0016]图7是根据本公开的一些具体实施的包括一个命令周期和一个地址周期的数据输出协议序列的一个示例的框图。
[0017]图8是根据本公开的一些具体实施的用于执行数据输出操作的方法的示例的流程图。
[0018]图9是根据本公开的一些具体实施的用于执行数据输入和编程操作的方法的示例
的流程图。
[0019]图10是根据本公开的一些具体实施的用于执行高速缓存读取操作的方法的示例的流程图。
具体实施方式
[0020]在以下描述中，阐述了许多细节，诸如数据存储设备配置、控制器操作等，以便提供对本公开的一个或多个方面的理解。对本领域的技术人员将显而易见的是，这些具体细节仅仅是示例性的并且不旨在限制本申请的范围。具体地讲，与控制器和NAND相关联的功能可由硬件(例如，模拟或数字电路)、硬件和软件的组合(例如，由处理器或控制电路执行的存储在非暂态计算机可读介质中的程序代码或固件)或任何其他合适的装置来执行。以下描述仅旨在给出本公开的各个方面的一般构想，而不以任何方式限制本公开的范围。此外，对于本领域的技术人员将显而易见的是，尽管本公开涉及NAND存储器，但本文讨论的概念适用于其他类型的固态存储器，诸如NOR、PCM(相变存储器)、ReRAM等。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据存储设备，所述数据存储设备包括：NAND存储器，所述NAND存储器包括：多个管芯，所述多个管芯各自包括多个平面，和读取/写入电路，所述读取/写入电路被配置为：确定所述多个管芯中的每个管芯中的所述多个平面中的每个平面的初始物理列地址，以及将所述初始物理列地址存储在所述NAND存储器中；和控制器，所述控制器耦接到所述NAND存储器并且被配置为：在所述NAND存储器存储所述初始物理列地址之后将读取
‑
转移命令发送到所述NAND存储器，其中所述读取
‑
转移命令指示一字节地址将跟随，以及将所述一字节地址发送到所述NAND存储器，其中所述一字节地址包括管芯地址和平面地址，其中所述读取/写入电路被进一步配置为：在所述NAND存储器从所述控制器接收到所述一字节地址之后，从存储在所述NAND存储器中的所述初始物理列地址检索第一初始物理列地址，其中所述第一初始物理列地址与所述管芯地址和所述平面地址相关联，检索存储在所述第一初始物理列地址处的第一数据集，以及将所述第一数据集输出到所述控制器。2.根据权利要求1所述的数据存储设备，其中所述读取/写入电路被进一步配置为基于逻辑列0来确定所述初始物理列地址中的每一者。3.根据权利要求1所述的数据存储设备，其中所述控制器被进一步配置为：在所述NAND存储器存储所述初始物理列地址之后将数据输入命令发送到所述NAND存储器，其中所述数据输入命令指示第二一字节地址将跟随，将所述第二一字节地址发送到所述NAND存储器，其中所述第二一字节地址至少包括第二管芯地址和第二平面地址，将第二数据集发送到所述NAND存储器，以及将编程命令发送到所述NAND存储器，其中所述读取/写入电路被进一步配置为：在所述NAND存储器从所述控制器接收到所述第二一字节地址之后，从存储在所述NAND存储器中的所述初始物理列地址检索第二初始物理列地址，其中所述第二初始物理列地址与所述第二管芯地址和所述第二平面地址相关联，以及在所述NAND存储器从所述控制器接收到所述编程命令之后，在所述第二初始物理列地址处对所述第二数据集进行编程。4.根据权利要求1所述的数据存储设备，其中所述控制器被进一步配置为：将第一高速缓存读取命令发送到所述NAND存储器，其中所述第一高速缓存读取命令指示三字节地址将跟随，将所述三字节地址发送到所述NAND存储器，其中所述三字节地址至少包括第三管芯地址、第三平面地址和第一页面地址，以及将第二高速缓存读取命令发送到所述NAND存储器，
其中所述读取/写入电路被进一步配置为：在所述NAND存储器从所述控制器接收到所述第二高速缓存读取命令之后，从存储在所述NAND存储器中的所述初始物理列地址检索第三初始物理列地址，其中所述第三初始物理列地址与所述第三管芯地址和所述第三平面地址相关联，检索存储在所述第三初始物理列地址处的第一数据页面，其中所述第一数据页面与所述第一页面地址相关联，以及将所述第一数据页面输出到所述控制器。5.根据权利要求4所述的数据存储设备，其中所述控制器被进一步配置为将第三高速缓存读取命令发送到所述NAND存储器，其中所述读取/写入电路被进一步配置为：将所述第一页面地址递增一以确定第二页面地址，检索与所述第二页面地址相关联的第二数据页面，以及将所述第二数据页面输出到所述控制器。6.根据权利要求1所述的数据存储设备，其中所述读取/写入电路被进一步配置为直接响应于所述NAND存储器从所述控制器接收到所述一字节地址而检索所述第一初始物理列地址。7.根据权利要求1所述的数据存储设备，其中所述读取/写入电路被进一步配置为确定所述多个管芯中的每个管芯中的所述多个平面中的每个平面的多个所述初始物理列地址，其中所述一字节地址还包括初始列标识符，并且其中所述第一初始物理列地址还与所述初始列标识符相关联。8.根据权利要求1所述的数据存储设备，其中所述读取/写入电路被进一步配置为：确定所述多个管芯中的每一者的一个或多个坏列地址，以及基于所述一个或多个坏列地址来确定所述初始物理列地址。9.一种方法，包括：通过NAND存储器确定所述NAND存储器中的多个管芯中的每个管芯中的多个平面中的每个平面的初始物理列地址；将所述初始物理列地址存储在所述NAND存储器中；在所述NAND存储器存储所述初始物理列地址之后将读取
‑
转移命令从控制器发送到所述NAND存储器，其中所述读取
‑
转移命令指示一字节地址将跟随；将所述一字节地址从所述控制器发送到所述NAND存储器，其中所述一字节地址包括管芯地址和平面地址；在所述NAND存储器从所述控制器接收到所述一字节地址之后，从存储在所述NAND存储器中的所述初始物理...

【专利技术属性】
技术研发人员：G，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：