一种基于FPGA的LCD液晶屏同帧率显示驱动模块制造技术

本实用新型专利技术公开了一种基于FPGA的LCD液晶屏同帧率显示驱动模块，包括LVDS解码模块，LVDS解码模块将视频信息进行解码后发送给视频处理模块，视频处理模块将视频信息处理后发送给Scaler缩放模块，Scaler缩放模块将视频信息进行缩放后发送给DDR控制器模块，DDR控制器模块对缩放后的有效视频像素进行存储，DDR控制器模块连接有Timing产生模块，Timing产生模块连接有动态同帧率处理模块，动态同帧率处理模块将Timing产生模块产生的信号进行同帧率处理后通过视频输出模块输出。无需客户自己做插帧或丢帧处理，实现了嵌入代码即可用，大幅度降低了开发难度。通过DDR控制器模块、Timing产生模块、同帧率处理模块实现了不同液晶屏同帧显示的兼容性问题。帧显示的兼容性问题。帧显示的兼容性问题。

【技术实现步骤摘要】
一种基于FPGA的LCD液晶屏同帧率显示驱动模块


[0001]本技术涉及监视器
，具体为一种基于FPGA的LCD 液晶屏同帧率显示驱动模块。

技术介绍

[0002]监视器是广电领域的专业设备，要求图像高带宽、低延迟、无压缩、同帧率传输，要求图像实时显示。对于不同视频制式的信号显示在同一款LCD液晶屏上来说，同帧率播放是最基本的技术要求，也是一个技术难点。目前各屏厂商生产的LCD液晶屏支持的帧率范围较之前有大幅提高，但仍有不少视频制式的信号不能完全覆盖，使用在广电领域中的监视器作为显示仍需做特别处理。不同视频制式的信号由于帧率和带宽均不相同，其视频Timing也各有所异。 LCD液晶屏的Timing也各不相同，各屏商生产的液晶面板支持的 Timing又大不相同，导致监视器行业显示技术做到同帧率播放存在技术壁垒。
[0003]目前市场上现有的监视器播放显示方案有如下两种：
[0004]一、采用异步插帧或丢帧方案，该方案需要使用DDR缓存视频帧数据，对于输入视频的Timing和液晶屏要求的Timing有较大差异时，在显示的过程中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的LCD液晶屏同帧率显示驱动模块，其特征在于：包括LVDS解码模块(1)，所述LVDS解码模块(1)将视频信息进行解码后发送给视频处理模块(2)，所述视频处理模块(2)将视频信息处理后发送给Scaler缩放模块(3)，所述Scaler缩放模块(3)将视频信息进行缩放后发送给DDR控制器模块(4)，所述DDR控制器模块(4)对缩放后的有效视频像素进行存储，所述DDR控制器模块(4)连接有Timing产生模块(5)，所述Timing产生模块(5)连接有动态同帧率处理模块(6)，所述动态同帧率处理模块(6)将Timing产生模块(5)产生的信号进行同帧率处理后通过视频输出模块(7)输出。2.根据权利要求1所述的基于FPGA的LCD液晶屏同帧率显示驱动模块，其特征在于：所述动态同帧率处理模块(6)包括定时器模块(61)，定时器模块(61)基于输入信号生成固定的时间，帧率差异计算模块(62)计算输入信号和液晶屏信号的帧率差...

【专利技术属性】
技术研发人员：章兵，
申请(专利权)人：深圳市康维讯视频科技有限公司，
类型：新型
国别省市：