一种多核CPU的memory测试方法技术

本发明专利技术公开一种多核CPU的memory测试方法，属于memory测试领域。多核CPU在MBIST测试状态下，当状态机FSM接收到开始指令后同时选通每个内核中第一类memory，状态机FSM控制测试向量产生电路产生针对第一类memory的测试向量，连同对应该测试向量的Address和Control信号同步送到第一类memory，再同时读取写入第一类memory的测试向量，并将读取的结果合并后送到比较器中；比较器将其和测试向量产生电路产生的期望值进行对比；如果对比结果不同，比较器输出低电平表示测试失败；如果对比结果相同，比较器输出高电平测试继续。本发明专利技术大大提高了MBIST的测试效率，解决了现有技术在测试memory时测试速度和CPU面积、功耗不能同时兼顾的问题。当CPU的内核越多这种优势越明显。当CPU的内核越多这种优势越明显。当CPU的内核越多这种优势越明显。

【技术实现步骤摘要】
一种多核CPU的memory测试方法


[0001]本专利技术涉及memory测试
，特别涉及一种多核CPU的memory测试方法。

技术介绍

[0002]随着半导体工艺尺寸不断缩小，CPU设计的规模越来越大，高度复杂的CPU产品正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。一方面随着半导体工艺尺寸的缩小，CPU内部memory可能存在的缺陷类型越来越多；另一方面，随着CPU产品的复杂度的提高，memory在很多CPU中占的比重越来越大，甚至超过总面积的80％，如果用ATE设备从外部灌入memory的测试向量，测试成本会非常高。
[0003]虽然memory在CPU中占比较大，但结构规整，可以通过算法批量产生测试向量；它可以实现可测性设计的自动化，自动实现通用memory测试算法，达到高测试质量、低测试成本的目的；其次MBIST(Memory Build
‑
In
‑
Self Test，momory内建自测试)电路可以利用系统时钟进行“全速”测试，从而覆盖更多生成缺陷，减少测试时间；此外MBIST的初始化测试向量可以在很低成本的测试设备上进行。所以，从高测试质量、低测试成本的角度考虑，MBIST是目前嵌入式存储器测试设计的主流技术。
[0004]现有MBIST方案如图1所示，MBIST电路主要由向量生成电路、BIST控制电路，响应分析器三部分组成。当BIST控制电路接收到开始测试的指令后，首先会将需要测试memory的输入(Data、Address、Control)切换到测试模式，同时启动向量产生电路开始产生和给出测试激励，同时计算存储器的输出期待值。存储器接收到测试向量之后，会间隔执行读、写使能操作，遍历测试所有地址下每个bit单元的写/读功能，并将读出的数据送到响应分析器，与响应分析器计算的期待值进行比较，然后把是否正确的结果输出。当一个memory测试完后，BIST控制电路会切换到下一个memory继续测试。
[0005]向量产生电路可生成多种测试向量，不同的测试算法实现的电路所产生的测试向量内容也不同；BIST控制电路通常由状态机实现，控制memory的选通和读写操作；响应分析器既可以用比较器实现，也可以用多输入移位寄存器(MISR)电路实现，它对照已知正常的memory响应，比较实际memory模型响应并检测器件错误。
[0006]多核CPU中每个内核之间memory的数量和种类相同，没有利用多核CPU中memory的特点，而是将其作为普通的memory进行逐一测试，这样会大大降低测试速度，或者为了提高测试速度使用多个MBIST控制电路进行并行测试，这样会增加了芯片的面积和功耗并有可能影响芯片的时序特性。

技术实现思路

[0007]本专利技术的目的在于提供一种多核CPU的memory测试方法，以解决
技术介绍
中的问题。
[0008]为解决上述技术问题，本专利技术提供了一种多核CPU的memory测试方法，基于多核CPU及插入其中的MBIST电路，所述多核CPU包括若干个内核，所述MBIST电路包括测试向量
产生电路、状态机FSM和比较器；
[0009]该memory测试方法包括：
[0010]多核CPU在MBIST测试状态下，当状态机FSM接收到开始指令后同时选通每个内核中第一类memory，
[0011]状态机FSM控制测试向量产生电路产生针对第一类memory的测试向量，连同对应该测试向量的Address和Control信号同步送到第一类memory，再同时读取写入第一类memory的测试向量，并将读取的结果合并后送到比较器中；比较器将其和测试向量产生电路产生的期望值进行对比；
[0012]如果对比结果不同，比较器输出低电平表示测试失败；如果对比结果相同，比较器输出高电平测试继续。
[0013]可选的，在所述状态机FSM的控制下，所述测试向量产生电路不断产生测试向量对第一类memory进行激励，再读取测试值和期望值进行对比，直到遍历完该第一类memory的所有地址；第一类memory测试结束后状态机FSM会断开第一类memory与测试向量产生电路的连接，然后同时选通每个内核中的第二类memory继续进行上述测试，直到将所有memory都测试完。
[0014]可选的，所述每个内核中memory种类相同，且每种memory的数量也相同。
[0015]可选的，所述测试向量产生电路产生测试向量的同时，产生一个期望值送至所述比较器。
[0016]在本专利技术提供的多核CPU的memory测试方法中，基于多核CPU及插入其中的MBIST电路，所述多核CPU包括若干个内核，所述MBIST电路包括测试向量产生电路、状态机FSM和比较器；多核CPU在MBIST测试状态下，当状态机FSM接收到开始指令后同时选通每个内核中第一类memory，状态机FSM控制测试向量产生电路产生针对第一类memory的测试向量，连同对应该测试向量的Address和Control信号同步送到第一类memory，再同时读取写入第一类memory的测试向量，并将读取的结果合并后送到比较器中；比较器将其和测试向量产生电路产生的期望值进行对比；如果对比结果不同，比较器输出低电平表示测试失败；如果对比结果相同，比较器输出高电平测试继续。本专利技术大大提高了MBIST的测试效率，解决了现有技术在测试memory时测试速度和CPU面积、功耗不能同时兼顾的问题。当CPU的内核越多这种优势越明显。
附图说明
[0017]图1是现有MBIST电路结构示意图；
[0018]图2是本专利技术提供的多核CPU及插入其中的MBIST电路结构示意图。
具体实施方式
[0019]以下结合附图和具体实施例对本专利技术提出的一种多核CPU的memory测试方法作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0020]本专利技术提供一种多核CPU的memory测试方法，基于多核CPU及插入其中的MBIST电
路。如图1所示，所述多核CPU包括若干个内核，每个内核中memory种类相同，且每种memory的数量也相同；在本实施例一中，内核的数量为2个，分别为内核CORE1和CORE2。每个内核中分别包含Memory1和Memory2，内核CORE1中的Memory1和内核CORE2中的Memory1种类相同，内核CORE1中的Memory2和内核CORE2中的Memory2种类相同。
[0021]所述MBIST电路包括测试向量产生电路、状态机FSM和比较器；所述测试向量产生电路产生的测试向量和测试算法有关，产生测试向量的同时，产生一个期望值送至所述比较器。所述状态机FSM控制整个MBIST电路的运转。所述
[0022]该memory测试方法包括：
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多核CPU的memory测试方法，其特征在于，基于多核CPU及插入其中的MBIST电路，所述多核CPU包括若干个内核，所述MBIST电路包括测试向量产生电路、状态机FSM和比较器；该memory测试方法包括：多核CPU在MBIST测试状态下，当状态机FSM接收到开始指令后同时选通每个内核中第一类memory，状态机FSM控制测试向量产生电路产生针对第一类memory的测试向量，连同对应该测试向量的Address和Control信号同步送到第一类memory，再同时读取写入第一类memory的测试向量，并将读取的结果合并后送到比较器中；比较器将其和测试向量产生电路产生的期望值进行对比；如果对比结果不同，比较器输出低电平表示测试失败；如果对比结果相同，比较器输出高电平测试继续。2.如...

【专利技术属性】
技术研发人员：李威，雷淑岚，郑烨雷，孙诚，
申请(专利权)人：中电科申泰信息科技有限公司，
类型：发明
国别省市：