一种基于risc-v体系的鲸鱼优化算法实现方法技术

本发明专利技术涉及算法优化的技术领域，公开了一种基于risc

【技术实现步骤摘要】
一种基于risc
‑
v体系的鲸鱼优化算法实现方法


[0001]本专利技术涉及算法优化的
，尤其涉及一种基于risc
‑
v体系的鲸鱼优化算法实现方法。

技术介绍

[0002]在学术研究和工业生产的许多领域中，常用启发式算法对实值问题进行优化和求解。启发式算法作为一种群体为基础的随机优化方法，与传统梯度方法相比，缺少梯度信息和优化方向，需要通过大量的迭代来优化和求解问题，存在运行效率上的不足，这是制约启发式算法应用的一个重要因素。作为传统启发式算法，鲸鱼算法具有机制简单、参数少、寻优能力强等优点，在经济调度、最优控制、光伏系统、图像分割等方面得到广泛的应用，如何在不复杂、运行效率高的处理系统上实现鲸鱼优化算法，成为当前研究的热门话题，因此本专利提出一种基于risc
‑
v体系的鲸鱼优化算法实现方法。

技术实现思路

[0003]本专利技术提供一种基于risc
‑
v体系的鲸鱼优化算法实现方法，目的在于(1)实现鲸鱼算法的优化；(2)基于risc
‑...

【技术保护点】

【技术特征摘要】
1.一种基于risc
‑
v体系的鲸鱼优化算法实现方法，其特征在于，所述方法包括：S1：确定risc
‑
v体系下鲸鱼优化算法处理器的结构以及处理器内寄存器的分配策略；S2：根据寄存器分配策略对寄存器进行分配；S3：确定risc
‑
v体系结构下的指令选择策略；S4：根据指令选择策略确定鲸鱼优化算法实施指令，并将所确定的实施指令发送到鲸鱼优化算法处理器，鲸鱼优化算法处理器根据所接收到的指令执行鲸鱼优化算法。2.如权利要求1所述的一种基于risc
‑
v体系的鲸鱼优化算法实现方法，其特征在于，所述S1步骤中确定risc
‑
v体系下鲸鱼优化算法处理器的结构，包括：所述鲸鱼优化算法处理器包括程序计数器、指令接收器、数据接收器、译码部件、寄存器、运算器、控制器，所述程序计数器用于提供待执行的指令地址，并通过控制器对鲸鱼优化算法处理器的控制信号实时更新下一条指令的地址，程序计数器将待执行的指令地址发送到指令接收器，所述指令接收器用于接收待执行的鲸鱼优化算法实施指令，根据指令地址提取指令数据，其中指令数据为指令流数据，包含了鲸鱼优化算法处理器执行鲸鱼优化算法的多条指令的顺序，数据接收器用于接收辅助执行鲸鱼优化算法的数据，所述控制器用于发出控制信号，对鲸鱼优化算法处理器中的其余部件进行进程控制，所述译码部件根据指令数据中不同指令的类型对指令进行译码，每条指令的译码结果包括指令操作码Op、功能码Fun、两个指令源寄存器地址以及一个目的寄存器地址，功能码为每条指令的risc
‑
v指令，控制器根据译码结果的指令操作码以及功能码生成控制信号，控制运算器和寄存器执行指令的译码结果，所述运算器用于执行鲸鱼优化算法实施指令中的运算指令，所述寄存器用于辅助运算器完成运算指令的计算，并存储计算结果；所述risc
‑
v指令类型包括Load/Store指令，运算指令，控制指令以及同步指令，每种类型的指令具有不同的指令操作码，其中Load/Store指令的指令操作码为LS，运算指令的指令操作码为AL，控制指令的指令操作码为CI，同步指令的指令操作码为TB。3.如权利要求1所述的一种基于risc
‑
v体系的鲸鱼优化算法实现方法，其特征在于，所述S1步骤中寄存器的分配策略，包括：所述鲸鱼优化算法处理器中寄存器的分配策略为：1)统计鲸鱼优化算法执行过程中cisc体系下所需的寄存器数量N
cisc
，其中cisc体系为复杂指令集计算机体系，并设置risc
‑
v体系下所用到的寄存器数量为N
risc
；2)若N
cisc
>N
risc
，当鲸鱼优化算法开始执行时，将N
risc
个risc
‑
v体系下的寄存器全部入栈保存，则在算法执行过程中，risc
‑
v体系下的寄存器将作为临时寄存器，并将N
risc
个cisc体系下的寄存器映射到risc
‑
v体系下的寄存器，并在鲸鱼优化算法处理器的内存中开辟一段栈空间，模拟其余N
cisc
‑
N
risc
个cisc体系下的寄存器；3)若N
cisc
≤N
risc
，当鲸鱼优化算法开始执行时，将N
risc
个risc
‑
v体系下的寄存器全部入栈保存，则在算法执行过程中，将N
cisc
个cisc体系下的寄存器映射到risc
‑
v体系下的寄存器。4.如权利要求3所述的一种基于risc
‑
v体系的鲸鱼优化算法实现方法，其特征在于，所述S2步骤中根据寄存器分配策略对鲸鱼优化算法处理器内的寄存器进行分配，包括：鲸鱼优化算法处理器的指令接收器提取得到指令数据，其中指令数据为cisc体系下的指令集，并对指令数据中的每条数据进行遍历，得到执行该指令所需的cisc体系下的寄存
器数量，利用译码部件将原始指令转译为risc
‑
v指令，并按照所述寄存器分配策略，将原始cisc体系下的寄存器映射到risc
‑
v体系下的寄存器，当risc
‑
v体系下的寄存器不足时，鲸鱼优化算法处理器在内存中开辟一段栈空间来模拟cisc体系下的寄存器。5.如权利要求1所述的一种基于risc
‑
v体系的鲸鱼优化算法实现方法，其特征在于，所述S3步骤中确定risc
‑
v体系结构下的指令选择策略，包括：所述鲸鱼优化算法处理器接收到的鲸鱼优化算法实施指令的大小为128bit，分别包括Inst
‑
addr、Inst
‑
data以及Inst
‑
depend，其中Inst
‑
addr为指令地址，Inst
‑
data为cisc体系下的指令数据，其中cisc体系为复杂指令集计算机体系，所述Inst
‑
data描述了鲸鱼优化算法处理器执行鲸鱼优化算法的多条指令的顺序，Inst
‑
depend为处理指令所需要的信息，包括寄存器信息以及指令执行的状态信息；所述鲸鱼优化算法实施指令为cisc体系下的指令，所述指令选择策略为对于所接收到的鲸鱼优化算法实施指令，均能在risc
‑
v体系下找到功能相同的指令进行替...

【专利技术属性】
技术研发人员：蔡斌，丁赟，徐培欣，
申请(专利权)人：厘壮信息科技苏州有限公司，
类型：发明
国别省市：