一种自适应配置存算一体阵列SOC芯片及配置方法技术

本发明专利技术公开了一种自适应配置存算一体阵列SOC芯片及配置方法，该自适应配置存算一体阵列SOC芯片的存算一体阵列包括用于分别执行运算功能与存储功能的存算一体子阵列；存算控制模块读取实际执行任务信息，根据预先设置的配置方案，计算出阵列存算功能具体占比，并发出配置指令；阵列配置器从总线上读取存算控制模块发出的存算模式配置指令，根据指令配置存算一体阵列中的部分子阵列为存模式，部分子阵列为算模式。实现了芯片中存算一体阵列的自适应配置，使芯片能够根据实际任务灵活调节存算一体阵列各子阵列的存算功能选取，且ADC、DAC、CPU、内存、存储器等部件能够实现复用，进而减小芯片面积，适应集成化、小型化的需要，有效降低芯片成本。低芯片成本。低芯片成本。

【技术实现步骤摘要】
一种自适应配置存算一体阵列SOC芯片及配置方法


[0001]本专利技术涉及半导体集成电路
，更具体的说是涉及一种自适应配置存算一体阵列SOC芯片及配置方法。

技术介绍

[0002]在SOC芯片执行计算数据功能时，中央处理器负责读取指令，对指令译码并执行指令。存储器与处理器之间通过数据总线进行数据传输。在面对大数据分析应用场景中，数据总线的带宽严重制约处理器性能与能量效率；另外，现有SOC芯片在需要对内存中的数据进行操作时，由于需要对数据进行频繁迁移，数据在计算和访存时的频繁迁移会带来严重的传输功耗问题，导致电路功耗大、响应慢。
[0003]存算一体芯片就是为解决上述问题而存在的，然而，现有包含存算一体阵列的SOC芯片架构一经定制，其电路结构即被固定下来，其存算阵列的具体配置及相应功能也被固定下来，不能根据SOC所要求的实际任务量进行灵活调节，导致了存算阵列资源的浪费，通常会使用扩大存算阵列面积或添加算术运算单元的方法进行弥补，但这样也导致电路面积大，不能适应集成化、小型化的需要。
[0004]因此，如何实现存算一体阵列SO本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种自适应配置存算一体阵列SOC芯片，其特征在于，包括：存算一体阵列、阵列配置器和存算控制模块；所述存算一体阵列包括若干存算一体子阵列；所述阵列配置器包括地址译码单元和模式配置单元；地址译码单元，用于选中待设置工作模式的存算一体子阵列；模式配置单元，用于将选中存算一体子阵列配置成存储模式或计算模式；所述存算控制模块，读取实际执行任务信息，结合配置方案计算出阵列存算功能具体占比，并发出配置指令。2.根据权利要求1所述的一种自适应配置存算一体阵列SOC芯片，其特征在于，还包括：总线，作为传送数据信息的公共通信干线；存储器，用来存储程序和数据信息；中央处理器，负责读取SOC芯片所有指令，对指令译码并执行指令，发出存取指令；内存，暂时存放中央处理器中的运算数据，以及与外部存储器交换的数据；所述运算数据包括指令译码以及获取的操作数；数模转换模块，输入端连接总线，输出端连接所述存算一体阵列，用于将总线上的运算数据转换为模拟信号并传输至所述存算一体阵列，所述存算一体阵列对于所述模拟信号进行模拟向量
‑
矩阵乘法运算并输出运算结果；模数转换模块，输入端连接所述存算一体阵列，输出端连接所述总线，用于将所述运算结果转换为数字信号并输至所述总线上。3.根据权利要求2所述的一种自适应配置存算一体阵列SOC芯片，其特征在于，所述阵列配置器中的所述地址译码单元，连接所述存算一体阵列以及总线，通过总线接收存算控制模块发出的配置指令与中央处理器发出的存取指令，并选中需要工作在存储模式的存算一体子阵列；所述阵列配置器中的所述模式配置单元，连接所述存算一体阵列以及总线，通过总线接收存算控制模块发出的配置指令，并输出配置阵列工作模式的电平信号，修改地址译码单元选中的存算一体子阵列为对应工作模式。4.一种根据权利要求1所述的自适应配置存算一体阵列SOC芯片的配置方法，其特征在于，包括两种配置方案，其具体配置过程为：S1：当SOC芯片未执行卷积运算时，执行配置方案一：S11：在单位时间内，SOC芯片的存算控制模块读取计算指令与存取指令，记录计算指令数与存取指令数；S12：依据存取指令数与计算指令数的比例获得计存比，计存比包括当前计存比与工作计存比；S13：计算下一状态配置情况，当工作计存比与当...

【专利技术属性】
技术研发人员：康旺，黄炜亮，赖勋秦，
申请(专利权)人：北京航空航天大学，
类型：发明
国别省市：