芯片的频率校正方法、装置及存储介质制造方法及图纸

本申请实施例公开了一种芯片的频率校正方法、装置及存储介质，涉及频率校正领域。本申请通过通用的频率校正装置实现对目芯片输出的待测信号进行校正，不需要借助专用的校正设备或仪器，可以降低校正的硬件成本，同时整个频率校正过程不需要人工的参与，可以实现自动化的频率校正以提高校正效率。化的频率校正以提高校正效率。化的频率校正以提高校正效率。

【技术实现步骤摘要】
芯片的频率校正方法、装置及存储介质


[0001]本申请涉及测试领域，尤其涉及一种芯片的频率校正方法、装置及存储介质。

技术介绍

[0002]芯片在使用内部的时钟振荡器作为时钟源生成周期信号时，发现实际测得芯片输出的周期信号的频率与目标频率存在较大差异，极大降低了芯片的产品质量，因此需要对芯片输出的周期信号的频率进行校正，现有条件下校正芯片的频率的方法通常需要借助价格昂贵的设备来完成，该校正方案是需要大量的专业仪器、成本高、对测试人员的专业要求高、以及频率校正的效率低下。

技术实现思路

[0003]本申请实施例提供了芯片的频率校正方法、装置及存储介质，可以解决现有技术中芯片的频率校正成本高和校正效率较低的问题。所述技术方案如下：
[0004]第一方面，本申请实施例提供了一种芯片的频率校正方法，所述方法包括：
[0005]所述微控制器控制所述第一计数器和所述第二计数器在指定时间区间内进行计数；
[0006]所述微控制器获取所述第一计数器的第一计数值和所述第二计数器的第二计数值；
[0007]所述微控制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片的频率校正方法，其特征在于，应用于频率校正装置，所述频率校正装置包括：滤波整形电路、微控制器和晶振；其中，所述微控制器内设置有第一计数器和第二计数器，所述晶振与所述微控制器的时钟输入端相连，所述晶振为所述第一计数器提供第一时钟信号；所述滤波整形电路的输入端与所述待测芯片相连，所述滤波整形电路的输出端与所述第二计数器的时钟输入端相连，所述滤波整形电路为所述第二计数器提供第二时钟信号；所述微控制器与待测芯片相连；所述频率校正方法包括：所述微控制器控制所述第一计数器和所述第二计数器在指定时间区间内进行计数；所述微控制器获取所述第一计数器的第一计数值和所述第二计数器的第二计数值；所述微控制器根据所述第一计数值、所述第二计数值和所述第一时钟信号的频率计算所述待测信号的实际频率；所述微控制器计算所述实际频率与所述待测信号的目标频率之间频偏值；在所述频偏值大于频率阈值时，所述微控制器根据所述频偏值指示所述待测芯片调整所述待测信号的频率。2.根据权利要求1所述的方法，其特征在于，所述滤波整形电路包括迟滞比较器、电阻和参考电压电路，所述迟滞比较器的正输入引脚通过所述电阻与所述待测芯片相连，所述迟滞比较器的负输入引脚与所述参考电压电路相连，所述迟滞比较器的输出引脚与所述微控制器相连。3.根据权利要求2所述的方法，其特征在于，所述参考电压电压电路输出的参考电压的电压值等于所述待测信号的峰值电压的一半。4.根据权利要求1或2或3所述的方法，其特征在于，所述微控制器还设置有使能端，所述微控制器通过所述使能端输入的计数开始指令指示所述第一计数器和所述第二计数器同时开始计数，以及通过所述使能端输入的计数停止指令指示所述第一计数器和所述第二计数器同时停止计数。5.根据权利要求4所述的方法，其特征在于，所述微控制器根据所述第一计数值、所述第二计数值和所述第一时钟信号的频率计算所述待测信号的实际频率包括：根据如下公式计算：F2＝(F1
×
N2)/N1...

【专利技术属性】
技术研发人员：付国强，黄立伟，李应浪，江华彬，施奕洲，
申请(专利权)人：珠海泰芯半导体有限公司，
类型：发明
国别省市：