通信数据的处理方法、装置、终端及存储介质制造方法及图纸

本发明专利技术提供一种通信数据的处理方法、装置、终端及存储介质。该方法包括：FPGA实时获取待处理数据，并将待处理数据的数据包关键信息作为第一数据包关键信息发送至处理器；处理器基于第一数据包关键信息生成处理后的数据的数据包关键信息，并将处理后的数据的数据包关键信息作为第二数据包关键信息发送至FPGA；FPGA基于第二数据包关键信息读取待处理数据，得到处理后的数据。本发明专利技术使用处理系统中的处理器生成数据包关键信息，使用FPGA读取数据，本发明专利技术结合了FPGA的读取速度快、处理器的灵活性高的优点，可以提高通信数据的处理速度。可以提高通信数据的处理速度。可以提高通信数据的处理速度。

【技术实现步骤摘要】
通信数据的处理方法、装置、终端及存储介质


[0001]本专利技术涉及通信
，尤其涉及一种通信数据的处理方法、装置、终端及存储介质。

技术介绍

[0002]无线通信过程中有大量数据进行传输，链路层既要与物理层适配做数据时隙的拆组包，又要与外部设备交互做数据收发。大量数据包的处理对处理器的性能提出了极高的要求。采用传统的处理器(如T3、PowerPC等)做业务处理，只能实现10Mbps
‑
100Mbps左右的业务吞吐速率。满足不了无线通信越来越高的业务处理需求。采用传统的处理器做业务处理，与物理层适配做业务拆组时，处理器响应中断的时间一般是几百微秒以上，这相当于增加了数据包在设备中的延时，无法满足大吞吐量设备的要求。
[0003]在一些可扩展处理平台中，集成有可编程逻辑FPGA(Field Programmable Gate Array)与串行处理器ARM(Advanced RISC Machine)，FPGA与ARM可以通过AXI总线进行高速通信，共同进行数据包处理。目前此类处理平台可以在一定程度上提高数据包的处理本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种通信数据的处理方法，其特征在于，所述处理方法应用于处理系统，所述处理系统包括处理器和FPGA；所述处理方法包括：所述FPGA实时获取待处理数据，并将所述待处理数据的数据包关键信息作为第一数据包关键信息发送至所述处理器；所述处理器基于所述第一数据包关键信息生成处理后的数据的数据包关键信息，并将处理后的数据的数据包关键信息作为第二数据包关键信息发送至所述FPGA；所述FPGA基于所述第二数据包关键信息读取所述待处理数据，得到处理后的数据。2.根据权利要求1所述的通信数据的处理方法，其特征在于，所述待处理数据包括待组包数据；所述第一数据包关键信息包括待组包数据的地址和包类型；所述处理后的数据包括至少一个组包后的数据包；所述处理后的数据的数据包关键信息包括组包后的数据包的包头、长度和地址；所述处理器基于所述第一数据包关键信息生成处理后的数据的数据包关键信息，包括：所述处理器在获取到编码序号时，基于所述编码序号确定组包后的数据包的长度，基于所述包类型、所述编码序号和所述组包后的数据包的长度生成各个组包后的数据包的包头，并基于所述待组包数据的地址和所述组包后的数据包的长度确定各个组包后的数据包的地址。3.根据权利要求2所述的通信数据的处理方法，其特征在于，所述FPGA基于所述第二数据包关键信息读取所述待处理数据，得到处理后的数据，包括：针对每个组包后的数据包，所述FPGA读取该组包后的数据包的包头，并基于该组包后的数据包的长度和地址读取所述待组包数据，得到各个组包后的数据包的数据包。4.根据权利要求2所述的通信数据的处理方法，其特征在于，在所述处理器基于所述第一数据包关键信息生成处理后的数据的数据包关键信息之前，所述方法还包括：所述FPGA实时获取物理层发送的编码序号，并在获取到发包指示后，将所述编码序号发送至所述处理器。5.根据权利要求1所述的通信数据的处理方法，其特征在于，所述待处理数据包括至少一个接收数据包；所述第一数据包关键信息包括接收数据包的包头、长度和地址；所述处理后的数据包括重组后的数据包；所述处理后的数据的数据包关键信息包括重组后的数据包的包头、长...

【专利技术属性】
技术研发人员：翟平衡，李斐，杨龙帅，田桂斌，赵靖远，何入洋，王伟，
申请(专利权)人：中国电子科技集团公司第五十四研究所，
类型：发明
国别省市：