半导体器件及其制造方法技术

公开了一种半导体结构、半导体器件及其制造方法。一种示例性制造方法包括：在半导体衬底的正面形成第一类型外延层与第二类型外延层的堆叠件；对堆叠进行图案化以形成鳍状结构；在鳍状结构的侧壁上沉积介电层；以及使介电层凹陷以暴露鳍状结构的顶部部分。该凹陷介电层的顶面位于堆叠件的底面上方。该示例性制造方法还包括：在鳍状结构的顶部部分上方形成栅极结构；从半导体衬底的背面蚀刻半导体衬底；以及穿过沟槽蚀刻至少最底第一类型外延层和最底第二类型外延层。和最底第二类型外延层。和最底第二类型外延层。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术的实施例涉及半导体器件及其制造方法。

技术介绍

[0002]半导体集成电路(IC)行业经历了指数式增长。IC材料和设计的技术进步已生产出几代IC，其中，每一代具有都比上一代更小、更复杂的电路。在IC的发展过程中，功能密度(即每个芯片区互连器件的数量)普遍增加，而其几何尺寸(即使用制造工艺中可制造的最小元件(或线路))则在减小。这种按比例缩小工艺一般通过提高生产效率和降低相关成本带来效益。这种按比例缩小也增加了加工和制造IC的复杂度。
[0003]例如，随着IC技术朝着更小的技术节点发展，已经引入了多栅极金属氧化物半导体场效应晶体管(多栅极MOSFET或多栅极器件)，以通过增加栅极
‑
沟道耦合、减小截止状态电流和减小短沟道效应(SCE)改进栅极控制。多栅极器件通常是指使栅极结构(也称为栅极堆叠件)或其一部分设置在沟道区的多个侧上方的器件。鳍式场效应晶体管(FinFET)和多桥沟道(MBC)晶体管是多栅极器件的示例，这些器件已成为高性能和低泄漏应用的流行和有希望的候选者。Fin本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，包括：在半导体衬底的正面形成第一类型外延层与第二类型外延层的堆叠件，所述第一类型外延层与所述第二类型外延层具有不同的材料组分，所述第一类型外延层与第二类型外延层在竖直方向上交替设置；对所述堆叠件进行图案化以形成鳍状结构；在所述鳍状结构的侧壁上沉积介电层；使所述介电层凹陷以暴露所述鳍状结构的顶部部分，其中，凹陷的所述介电层的顶面位于所述堆叠件的底面上方；在所述鳍状结构的所述顶部部分上方形成栅极结构；从所述半导体衬底的背面蚀刻所述半导体衬底，从而在所述介电层之间形成沟槽，所述沟槽暴露所述堆叠件的所述底面；以及穿过所述沟槽蚀刻至少最底第一类型外延层和最底第二类型外延层。2.根据权利要求1所述的方法，其中，所述最底第一类型外延层位于所述最底第二类型外延层下方，并且其中，凹陷的所述介电层的所述顶面位于所述最底第一类型外延层的顶面上方。3.根据权利要求2所述的方法，其中，凹陷的所述介电层的所述顶面位于所述最底第二类型外延层的顶面下方。4.根据权利要求1所述的方法，其中，所述栅极结构是金属栅极结构，并且其中，所述蚀刻至少所述最底第一类型外延层和所述最底第二类型外延层在所述形成所述栅极结构之后发生。5.根据权利要求1所述的方法，还包括：在所述形成所述栅极结构之前，从所述鳍状结构的所述顶部部分去除所述第一类型外延层，其中，在所述形成所述栅极结构之后，所述栅极结构在所述鳍状结构的所述顶部部分中环绕所述第二类型外延层。6.根据权利要求1所述的方法，其中，在所述形成所述栅极结构之后，所述最底第二类型...

【专利技术属性】
技术研发人员：江国诚，陈燕铭，郑嵘健，王志豪，程冠伦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：