层叠电子部件制造技术

本发明专利技术提供一种即使薄层化，可靠性也不会恶化，并且抑制裂纹的产生的层叠电子部件。该层叠电子部件具备将电介质层和内部电极层交替层叠的元件主体，其中，内部电极层的厚度偏差比电介质层的厚度偏差大。差比电介质层的厚度偏差大。差比电介质层的厚度偏差大。

【技术实现步骤摘要】
层叠电子部件


[0001]本专利技术涉及一种具有电介质层和内部电极层的层叠电子部件。

技术介绍

[0002]如果层叠陶瓷电容器薄层化，则电介质层的厚度偏差成为变大的趋势，可靠性容易恶化。例如，为了提高可靠性，专利文献1中公开有电介质层的厚度偏差(σ)为100nm以下的层叠陶瓷电子部件。
[0003]但是，本专利技术者发现如果想要抑制电介质层的厚度偏差，则存在在内部电极层和电介质层的界面上容易产生裂纹的技术问题。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1：日本特开2018
‑
107413号公报

技术实现思路

[0007]专利技术想要解决的技术问题
[0008]本专利技术是鉴于上述实际情况而完成的，其目的在于，提供一种即使薄层化，可靠性也不会恶化，并且抑制裂纹的产生的层叠电子部件。
[0009]用于解决技术问题的手段
[0010]为了实现上述目的，本专利技术提供一种层叠电子部件，该层叠电子部件具备将电介质层和内部电极层交替层叠的元本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种层叠电子部件，其中，所述层叠电子部件具备将电介质层和内部电极层交替层叠的元件主体，所述内部电极层的厚度偏差比所述电介质层的厚度偏差大。2.根据权利要求1所述的层叠电子部件，其中，所述电介质层的厚度和与所述电介质层的厚度在层叠方向上相邻的所述内部电极层的厚度的关系显示负的相关性。3.根据权利要求1所述的层叠电子部件，其中，所述内部电极层的厚度的标准偏差比所述电介质层的厚度的标准偏差大。4.根据权利要求2所述的层叠电子部件，其中，所述内部电极层的厚度的标准偏差比所述电介质层的厚度的标准偏差大。5.根据权利要求1所述的层叠电子部件，其中，所...

【专利技术属性】
技术研发人员：井口俊宏，石津谷正英，芝原豪，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：