一种低静态功耗快速瞬态响应的LDO电路及芯片制造技术

本发明专利技术提供了一种低静态功耗快速瞬态响应的LDO电路及芯片，LDO电路包括第一级误差放大模块，第二级误差放大模块，频率补偿模块，反馈模块，补偿控制模块，带宽控制模块，输出控制模块。本发明专利技术通过增设补偿控制模块和带宽控制模块，既保证了零负载时极低的静态功耗，也保证了快速瞬态响应的性能，补偿控制模块使得负载变化时LDO电路中的零点能够跟随在极点附近，以近似抵消极点对LDO电路的稳定性造成的影响，从而保证了LDO电路从零负载到满负载范围内的环路稳定性；带宽控制模块使得环路带宽随着负载电流加大而加大，加快了LDO环路的响应速度。所以本发明专利技术不仅能保证零负载时极低的静态功耗，也能保证快速瞬态响应的性能。也能保证快速瞬态响应的性能。也能保证快速瞬态响应的性能。

【技术实现步骤摘要】
一种低静态功耗快速瞬态响应的LDO电路及芯片


[0001]本专利技术涉及半导体
，特别是涉及一种低静态功耗快速瞬态响应的LDO电路及芯片。

技术介绍

[0002]随着用电池供电的移动便携设备的普及，电源管理模块中低压差线性稳压器(low dropout linear regulator，LDO)的性能变得日益重要，LDO关键的性能有以下三条：低的零负载静态功耗；大的电流负载能力；瞬态响应时保持小的下冲和过冲幅度，同时满足以上三点要求的难度非常大，现有技术的LDO电路往往都存有一定的缺陷。
[0003]在现有技术中，存在以下四种情况的现有LDO电路，第一种：能够提供的负载电流能力较小，如果加大负载能力，输出管增大，但这种电路为了保持环路的稳定性就不得不增加零负载时的静态电流；第二种：利用输出电容的等效串联电阻(Equivalent Series Resistance,ESR)产生一个零点抵消低频非主极点，但是这样产生的零点不会随着负载电流变化，因此稳定性会随着负载电流的范围的加大而变差，而且大的ESR会加剧瞬态响应时的过冲和下冲幅度；第三种：用压控电流源产生左半平面的零点，但是一样会面临零点不能跟随负载的变化，从而稳定性会随着负载电流的范围的加大而变差；第四种：在输出管的驱动电路中引入负反馈，从而加快了瞬态响应速度，但是零负载的静态电流还是不够小。
[0004]综上，现有技术中的LDO电路存在无法同时满足极低的静态电流、快速的瞬态响应性能和大的负载范围等问题。

技术实现思路

[0005]鉴于以上现有技术的缺点，本专利技术的目的在于提供一种低静态功耗快速瞬态响应的LDO电路及芯片，以改善现有技术中的无法同时满足极低的静态电流、快速的瞬态响应性能和大的负载范围等技术问题。
[0006]为实现上述目的及其他相关目的，本专利技术提供一种低静态功耗快速瞬态响应的LDO电路，包括第一级误差放大模块，第二级误差放大模块，频率补偿模块，反馈模块，补偿控制模块，带宽控制模块，输出控制模块：
[0007]所述第一级误差放大模块的正向输入端连接至参考电压，负向输入端连接至所述反馈模块的输出端，偏置输入端连接至所述带宽控制模块的第一输出端，输出端与所述频率补偿模块的输出端一齐连接至所述第二级误差放大模块的第一输入端；
[0008]所述第二级误差放大模块的第二输入端连接至所述带宽控制模块的第二输出端，第一输出端连接至所述频率补偿模块的第一输入端，第二输出端连接至所述输出控制模块的第一输入端和所述带宽控制模块的第一输入端；
[0009]所述频率补偿模块，第二输入端连接至所述补偿控制模块的第一输出端；
[0010]所述补偿控制模块，输入端连接至电源正极，第二输出端连接至所述带宽控制模块的第二输入端，第三输出端连接至所述输出控制模块的第二输入端；
[0011]所述带宽控制模块，第三输出端连接至所述输出控制模块的第三输入端和所述反馈模块的第一输入端；
[0012]所述输出控制模块的输出端连接至所述反馈模块的第二输入端。
[0013]在一种较优的实施例中，所述第一级误差放大模块包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管和第二NMOS管：
[0014]所述第一PMOS管的源极连接至电源正极，所述第一PMOS管的栅极连接至偏置电压，所述第一PMOS管的漏极连接至所述第二PMOS管和所述第三PMOS管的源极；
[0015]所述第二PMOS管的栅极作为所述第一级误差放大模块的反向输入端，所述第二PMOS管的漏极连接至所述第一NMOS管的漏极；
[0016]所述第三PMOS管的栅极作为所述第一级误差放大模块的正向输入端，所述第三PMOS管的漏极与所述第二NMOS管的漏极连接并作为所述第一级误差放大模块的输出端；
[0017]所述第二PMOS管和所述第三PMOS管的源极还作为所述第一级误差放大模块的偏置输入端；
[0018]所述第一NMOS管的栅极连接至所述第二NMOS管的栅极，且所述第一NMOS管的漏极与栅极连通；
[0019]所述第一NMOS与所述第二NMOS管的漏极均接地。
[0020]在一种较优的实施例中，所述频率补偿模块包括第三NMOS管、第一电容：
[0021]所述第三NMOS管的源极作为所述频率补偿模块的输出端，所述第三NMOS管的漏极串联所述第一电容后作为所述频率补偿模块的第一输入端，所述第三NMOS管的栅极作为所述频率补偿模块的第二输入端。
[0022]在一种较优的实施例中，所述第二级误差放大模块包括第四NMOS管和第四PMOS管：
[0023]所述第四NMOS管的栅极作为所述第二级误差放大模块的第一输入端，所述第四NMOS管的源极接地，所述第四NMOS管的漏极连接至所述第四PMOS管的漏极；
[0024]所述第四PMOS管的源极连接至电源正极，所述第四PMOS管的栅极连接至偏置电压，所述第四PMOS管的漏极连接至所述带宽控制模块的第二输出端，作为所述第二级误差放大模块的第二输入端，所述第四PMOS管的漏极还作为所述第二级误差放大模块的第一输出端和第二输出端。
[0025]在一种较优的实施例中，所述补偿控制模块包括第五PMOS管、第六PMOS管、运算放大器、第五NMOS管N5、第六NMOS管、第七NMOS管：
[0026]所述第五PMOS管的源极作为所述补偿控制模块的输入端，所述第五PMOS管的栅极连接至所述第六PMOS管的栅极，所述第五PMOS管的漏极连接至所述运算放大器的负极输入端，并作为所述补偿控制模块的第三输出端；
[0027]所述第六PMOS管的源极连接至电源正极，所述第六PMOS管的漏极连接至所述第五NMOS管N5的漏极；
[0028]所述运算放大器的正极输入端连接至所述第六PMOS管的漏极；
[0029]所述第五NMOS管N5的栅极连接至所述运算放大器的输出端，所述第五NMOS管N5的源极连接至所述第六NMOS管的漏极；
[0030]所述第六NMOS管的栅极与漏极连通，并作为所述补偿控制模块的第一输出端，所
述第六NMOS管的源极连接至所述第七NMOS管的漏极，所述第六NMOS管的源极连接至所述第七NMOS管的漏极，并作为所述补偿控制模块的第二输出端；
[0031]所述第七NMOS管的栅极与漏极连通，所述第七NMOS管的源极接地。
[0032]在一种较优的实施例中，所述带宽控制模块包括第一电流偏置单元，第二电流偏置单元、电流镜单元和第八NMOS管：
[0033]所述第一电流偏置单元，输入端连接至所述电流镜单元的输出端，输出端作为所述带宽控制模块的第一输出端；
[0034]所述第二电流偏置单元，输入端连接至所述电流镜单元的输出端，输出端作为所述带宽控制模块的第二输出端；
[0035]所述电流镜单元的输入端作为所述带宽控制模块的第二输入端；
[0036]所述第八NMOS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低静态功耗快速瞬态响应的LDO电路，其特征在于，包括第一级误差放大模块，第二级误差放大模块，频率补偿模块，反馈模块，补偿控制模块，带宽控制模块，输出控制模块：所述第一级误差放大模块的正向输入端连接至参考电压，负向输入端连接至所述反馈模块的输出端，偏置输入端连接至所述带宽控制模块的第一输出端，输出端与所述频率补偿模块的输出端一齐连接至所述第二级误差放大模块的第一输入端；所述第二级误差放大模块的第二输入端连接至所述带宽控制模块的第二输出端，第一输出端连接至所述频率补偿模块的第一输入端，第二输出端连接至所述输出控制模块的第一输入端和所述带宽控制模块的第一输入端；所述频率补偿模块，第二输入端连接至所述补偿控制模块的第一输出端；所述补偿控制模块，输入端连接至电源正极，第二输出端连接至所述带宽控制模块的第二输入端，第三输出端连接至所述输出控制模块的第二输入端；所述带宽控制模块，第三输出端连接至所述输出控制模块的第三输入端和所述反馈模块的第一输入端；所述输出控制模块的输出端连接至所述反馈模块的第二输入端。2.根据权利要求1所述的LDO电路，其特征在于，所述第一级误差放大模块包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管和第二NMOS管：所述第一PMOS管的源极连接至电源正极，所述第一PMOS管的栅极连接至偏置电压，所述第一PMOS管的漏极连接至所述第二PMOS管和所述第三PMOS管的源极；所述第二PMOS管的栅极作为所述第一级误差放大模块的反向输入端，所述第二PMOS管的漏极连接至所述第一NMOS管的漏极；所述第三PMOS管的栅极作为所述第一级误差放大模块的正向输入端，所述第三PMOS管的漏极与所述第二NMOS管的漏极连接并作为所述第一级误差放大模块的输出端；所述第二PMOS管和所述第三PMOS管的源极还作为所述第一级误差放大模块的偏置输入端；所述第一NMOS管的栅极连接至所述第二NMOS管的栅极，且所述第一NMOS管的漏极与栅极连通；所述第一NMOS与所述第二NMOS管的漏极均接地。3.根据权利要求1所述的LDO电路，其特征在于，所述频率补偿模块包括第三NMOS管、第一电容：所述第三NMOS管的源极作为所述频率补偿模块的输出端，所述第三NMOS管的漏极串联所述第一电容后作为所述频率补偿模块的第一输入端，所述第三NMOS管的栅极作为所述频率补偿模块的第二输入端。4.根据权利要求1所述的LDO电路，其特征在于，所述第二级误差放大模块包括第四NMOS管和第四PMOS管：所述第四NMOS管的栅极作为所述第二级误差放大模块的第一输入端，所述第四NMOS管的源极接地，所述第四NMOS管的漏极连接至所述第四PMOS管的漏极；所述第四PMOS管的源极连接至电源正极，所述第四PMOS管的栅极连接至偏置电压，所述第四PMOS管的漏极连接至所述带宽控制模块的第二输出端，作为所述第二级误差放大模
块的第二输入端，所述第四PMOS管的漏极还作为所述第二级误差放大模...

【专利技术属性】
技术研发人员：吴晓闻，田磊，
申请(专利权)人：上海先楫半导体科技有限公司，
类型：发明
国别省市：