视频生成卡制造技术

本实用新型专利技术提供了一种视频生成卡，包括：FPGA；电源模块，所述电源模块与所述FPGA的第一端电连接；时钟模块，所述时钟模块与所述FPGA的第二端电连接；CPLD控制模块，所述CPLD控制模块与所述FPGA的第三端电连接；数据总线，所述数据总线与所述FPGA的第四端电连接。本实用新型专利技术所提供的视频生成卡，具有静态图片的输出功能，输出图形图片具有镜像、翻转功能，输出图形图片具有字符串叠加功能，输出图形图片具有从本地硬盘调用的功能，板载存储容量2G，自带帧计数器，具有良好的实时性，具有防静电保护功能，具有良好的抗干扰能力。具有良好的抗干扰能力。具有良好的抗干扰能力。

【技术实现步骤摘要】
视频生成卡


[0001]本技术涉及视频生成卡
，特别涉及一种视频生成卡。

技术介绍

[0002]在显示系统的检测过程中，根据检测系统的不同需要，可能需要多种视频信号格式，需要多个通道。传统的视频生成卡，不能实现按自定义视频时序产生视频信号、不能同时提供三种视频信号，不能在单卡上同时提供两路输出视频，本卡可以节省硬件的空间，在本卡基础上开发的程序，可直接输出不同格式的视频信号，无需更换板卡型号。

技术实现思路

[0003]本技术提供了一种视频生成卡，其目的是为了解决传统的视频生成卡，无法自定义视频时序、硬件解压缩编码及各种控制功能的问题。
[0004]为了达到上述目的，本技术的实施例提供了一种视频生成卡，包括：
[0005]FPGA；
[0006]电源模块，所述电源模块与所述FPGA的第一端电连接；
[0007]时钟模块，所述时钟模块与所述FPGA的第二端电连接；
[0008]CPLD控制模块，所述CPLD控制模块与所述FPGA的第三端电连接；
[0009]数据总线，所述数据总线与所述FPGA的第四端电连接。
[0010]其中，还包括：
[0011]动态内存单元，所述动态内存单元与所述FPGA的第五端电连接；
[0012]系统内存单元，所述系统内存单元与所述FPGA的第六端电连接。
[0013]其中，还包括：
[0014]第一缓存单元，所述第一缓存单元的第一端与所述FPGA的第七端电连接；
[0015]第二缓存单元，所述第二缓存单元的第一端与所述FPGA的第八端电连接。
[0016]其中，还包括：
[0017]第一纯数字视频信号单元，所述第一纯数字视频信号单元的第一端与所述第一缓存单元的第二端电连接；
[0018]第二纯数字视频信号单元，所述第二纯数字视频信号单元的第一端与所述第二缓存单元的第二端电连接。
[0019]其中，还包括：
[0020]第一数模转换信号单元，所述第一数模转换信号单元的第一端与所述第一缓存单元的第二端电连接，所述第一数模转换信号单元的第二端与所述第一纯数字视频信号单元的第二端电连接；
[0021]第二数模转换信号单元，所述第二数模转换信号单元的第一端与所述第二缓存单元的第二端电连接，所述第二数模转换信号单元的第二端与所述第二纯数字视频信号单元的第二端电连接。
[0022]其中，还包括：
[0023]第一PAL视频信号单元，所述第一PAL视频信号单元的第一端与所述第一缓存单元的第二端电连接，所述第一PAL视频信号单元的第二端与所述第一数模转换信号单元的第二端电连接；
[0024]第二PAL视频信号单元，所述第二PAL视频信号单元的第一端与所述第二缓存单元的第二端电连接，所述第二PAL视频信号单元的第二端与所述第二数模转换信号单元的第二端电连接。
[0025]其中，还包括：
[0026]第一数字和模拟兼容信号单元，所述第一数字和模拟兼容信号单元与所述第一PAL视频信号单元的第二端电连接；
[0027]第二数字和模拟兼容信号单元，所述第二数字和模拟兼容信号单元与所述第二PAL视频信号单元的第二端电连接。
[0028]本技术的上述方案有如下的有益效果：
[0029]本技术的上述实施例所述的视频生成卡，具有静态图片的输出功能，输出图形图片具有镜像、翻转功能，输出图形图片具有字符串叠加功能，输出图形图片具有从本地硬盘调用的功能，板载存储容量2G，自带帧计数器，具有良好的实时性，具有防静电保护功能，具有良好的抗干扰能力。
附图说明
[0030]图1是本技术的结构框图。
[0031]【附图标记说明】
[0032]1‑
FPGA；2
‑
电源模块；3
‑
时钟模块；4
‑
CPLD控制模块；5
‑
数据总线；6
‑
动态内存单元；7
‑
系统内存单元；8
‑
第一缓存单元；9
‑
第二缓存单元；10
‑
第一纯数字视频信号单元；11
‑
第二纯数字视频信号单元；12
‑
第一数模转换信号单元；13
‑
第二数模转换信号单元；14
‑
第一PAL视频信号单元；15
‑
第二PAL视频信号单元；16
‑
第一数字和模拟兼容信号单元；17
‑
第二数字和模拟兼容信号单元。
具体实施方式
[0033]为使本技术要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0034]本技术针对现有的视频生成卡，无法自定义视频时序、硬件解压缩编码及各种控制功能问题，提供了一种视频生成卡。
[0035]如图1所示，本技术的实施例提供了一种视频生成卡，包括：FPGA1；电源模块2，所述电源模块2与所述FPGA1的第一端电连接；时钟模块3，所述时钟模块3与所述FPGA1的第二端电连接；CPLD控制模块4，所述CPLD控制模块4与所述FPGA1的第三端电连接；数据总线5，所述数据总线5与所述FPGA1的第四端电连接。
[0036]其中，还包括：动态内存单元6，所述动态内存单元6与所述FPGA1的第五端电连接；系统内存单元7，所述系统内存单元7与所述FPGA1的第六端电连接。
[0037]其中，还包括：第一缓存单元8，所述第一缓存单元8的第一端与所述FPGA1的第七
端电连接；第二缓存单元9，所述第二缓存单元9的第一端与所述FPGA1的第八端电连接。
[0038]其中，还包括：第一纯数字视频信号单元10，所述第一纯数字视频信号单元10的第一端与所述第一缓存单元8的第二端电连接；第二纯数字视频信号单元11，所述第二纯数字视频信号单元11的第一端与所述第二缓存单元9的第二端电连接。
[0039]其中，还包括：第一数模转换信号单元12，所述第一数模转换信号单元12的第一端与所述第一缓存单元8的第二端电连接，所述第一数模转换信号单元12的第二端与所述第一纯数字视频信号单元10的第二端电连接；第二数模转换信号单元13，所述第二数模转换信号单元13的第一端与所述第二缓存单元9的第二端电连接，所述第二数模转换信号单元13的第二端与所述第二纯数字视频信号单元11的第二端电连接。
[0040]其中，还包括：第一PAL视频信号单元14，所述第一PAL视频信号单元14的第一端与所述第一缓存单元8的第二端电连接，所述第一PAL视频信号单元14的第二端与所述第一数模转换信号单元12的第二端电连接；第二PAL视频信号单元15，所述第二PAL视频信号单元15的第一端与所述第二缓存单元9的第二端电连接，所述第二PAL视频信号单元15的第二端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种视频生成卡，其特征在于，包括：FPGA；电源模块，所述电源模块与所述FPGA的第一端电连接；时钟模块，所述时钟模块与所述FPGA的第二端电连接；CPLD控制模块，所述CPLD控制模块与所述FPGA的第三端电连接；数据总线，所述数据总线与所述FPGA的第四端电连接。2.根据权利要求1所述的视频生成卡，其特征在于，还包括：动态内存单元，所述动态内存单元与所述FPGA的第五端电连接；系统内存单元，所述系统内存单元与所述FPGA的第六端电连接。3.根据权利要求2所述的视频生成卡，其特征在于，还包括：第一缓存单元，所述第一缓存单元的第一端与所述FPGA的第七端电连接；第二缓存单元，所述第二缓存单元的第一端与所述FPGA的第八端电连接。4.根据权利要求3所述的视频生成卡，其特征在于，还包括：第一纯数字视频信号单元，所述第一纯数字视频信号单元的第一端与所述第一缓存单元的第二端电连接；第二纯数字视频信号单元，所述第二纯数字视频信号单元的第一端与所述第二缓存单元的第二端电连接。5.根据权利要求4所述的视频生成卡，其特征在于，还包括：第一数模转换信号单元，所述第...

【专利技术属性】
技术研发人员：陈传芳，胡小龙，
申请(专利权)人：长沙融航电子科技有限公司，
类型：新型
国别省市：