半导体结构及提供单元阵列的方法技术

本发明专利技术提供半导体结构及提供单元阵列的方法，可提供一种具有混合单元高度的单元阵列。其中一种半导体结构包括：包括：单元阵列，该单元阵列包括：布置在第一列中的第一单元，该第一单元沿第一方向具有第一单元高度且执行第一功能；布置在第二列中的第二单元，该第二单元沿该第一方向具有第二单元高度且执行第二功能；布置在该第一列中的至少一个第三单元，该第三单元沿该第一方向具有第三单元高度且执行第三功能；该第二单元耦合并接触到该第一单元，且被配置为从该第一单元接收至少一个信号并根据该信号提供输出信号，该第二单元高度大于该第一单元高度，该第一单元的数量等于该第二单元的数量，该第三单元高度与该第一单元高度成比例。元高度成比例。元高度成比例。

【技术实现步骤摘要】
半导体结构及提供单元阵列的方法


[0001]本专利技术涉及一种单元阵列(cell array)，更具体地，涉及一种由具有混合单元高度的多个单元形成的单元阵列。

技术介绍

[0002]集成电路(Integrated Circuit，IC)已经变得越来越重要。使用IC的应用被数百万人使用。这些应用包括手机、智能手机、平板计算机、膝上型计算机、笔记本计算机、PDA、无线电子邮件终端、MP3音频和视频播放器以及便携式无线网络浏览器。集成电路越来越多地包括强大及高效地板上数据存储设备和逻辑电路以用于信号控制和处理。
[0003]随着集成电路的尺寸越来越小，集成电路变得更加紧凑。对于集成电路中经常被使用的各种单元，当这些单元高度差增大时，单元的布置(arrangement)变得更加复杂。因此，需要一种具有混合单元高度的单元阵列。

技术实现思路

[0004]本专利技术提供半导体结构及提供单元阵列的方法，可提供一种具有混合单元高度的单元阵列。
[0005]本专利技术提供的一种半导体结构，包括：单元阵列，该单元阵列包括：布置在第一列中的多个第一单元，每一个该第一单元沿第一方向具有第一单元高度并且被配置为执行第一功能；布置在与该第一列邻接的第二列中的多个第二单元，每一个该第二单元沿该第一方向具有第二单元高度并且被配置为执行第二功能；和布置在该第一列中的至少一个第三单元，该第三单元沿该第一方向具有第三单元高度并且被配置为执行不同于该第一功能和该第二功能的第三功能；其中每一个该第二单元耦合到相应的该第一单元并与相应的该第一单元接触，并且被配置为从相应的该第一单元接收至少一个信号并根据接收到的该信号提供输出信号，其中该第二单元高度大于该第一单元高度，并且该第一单元的数量等于该第二单元的数量，其中该第三单元高度与该第一单元高度成比例。
[0006]本专利技术提供的另一种半导体结构，包括：单元阵列，该单元阵列包括：布置在第一列中的多个第一单元，每一个该第一单元具有沿第一方向的第一单元高度并且被配置为执行第一功能；布置在与该第一列邻接的第二列中的多个第二单元，每一个该第二单元沿该第一方向具有第二单元高度并且被配置为执行第二功能；布置在该第一列中的至少一个第三单元，该第三单元沿第一方向具有第三单元高度并且被配置为执行不同于该第一功能的第三功能；和布置在该第二列中的至少一个第四单元，且该第四单元沿第一方向具有为该第二单元高度的一半的高度，并且被配置为执行不同于该第二功能的第四功能，其中每一个该第一单元耦合并接触相应的该第二单元，并且该第一单元被配置为根据输入信号向相应的第二单元提供至少一个信号，其中该第二单元高度大于该第一单元高度，并且该第一单元的数量等于该第二单元的数量，其中该第三单元高度与第一单元高度成比例。
[0007]本专利技术提供的一种提供单元阵列的方法，包括：获得多个第一单元的第一单元高
度及多个第二单元的第二单元高度，其中该第二单元高度大于该第一单元高度；根据该第一单元高度与该第二单元高度的最小公倍数获得该单元阵列的阵列高度；将该多个第二单元布置在该单元阵列的第一列中；将该多个第一单元布置在该单元阵列的第二列中，其中布置在该第二列中的该第一单元的数量等于布置在该第一列中的该第二单元的数量，并且每一个该第二单元耦接并接触相应的该第一单元；和在该单元阵列的该第二列中布置至少一个具有第三单元高度的第一附加单元，其中每一个该第一单元被配置为执行第一功能并且每一个该第二单元被配置为执行不同于该第一功能的第二功能，其中该第三单元高度与该第一单元高度成比例，其中每一个该第一单元包括互连结构，该互连结构被配置为耦接并接触相应的该第二单元。
附图说明
[0008]图1是图示集成电路(IC)的层次(hierarchical)设计过程的流程图。
[0009]图2是图示根据本专利技术的一些实施例的IC的第一单元和第二单元的简化图。
[0010]图3是图示根据本专利技术的一些实施例的具有混合单元高度的单元阵列100A的简化图。
[0011]图4A是图示根据本专利技术的一些实施例的图3中的单元阵列100A的第一单元以及第二单元的简化图。
[0012]图4B根据本专利技术的一些实施例示出图4A中第一单元的器件单元和第二单元的器件单元的简化图。
[0013]图5是图示根据本专利技术的一些实施例的具有混合单元高度的单元阵列100B的简化图。
[0014]图6是图示根据本专利技术的一些实施例的具有混合单元高度的单元阵列100C的简化图。
[0015]图7是图示根据本专利技术的一些实施例的具有混合单元高度的单元阵列100D的简化图。
[0016]图8是图示根据本专利技术的一些实施例的具有混合单元高度的单元阵列400A的简化图。
[0017]图9是根据本专利技术实施例的提供具有混合单元高度的单元阵列的方法的流程图。
[0018]图10示出了根据本专利技术实施例的计算器系统600。
具体实施方式
[0019]在说明书及权利要求书当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”及“包括”为一开放式的用语，故应解释成“包含但不限定于”。“大体上”是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电性连接于该第二装置，或通过其它装置或连接手段间接地电性连接至该第二装
置。以下所述为实施本专利技术的较佳方式，目的在于说明本专利技术的精神而非用以限定本专利技术的保护范围，本专利技术的保护范围当视权利要求书所界定者为准。
[0020]接下面的描述为本专利技术预期的最优实施例。这些描述用于阐述本专利技术的大致原则而不应用于限制本专利技术。本专利技术的保护范围应在参考本专利技术的权利要求书的基础上进行认定。
[0021]此外，为了便于描述，本文中可以使用空间相关术语，例如“下方”、“下面”、“下侧”、“之下”、“上方”、“上面”、“上侧”、“之上”等来描述一个元素或特征与图中所示的另一个元素或特征的关系。
[0022]图1是图示集成电路(IC)的层次(hierarchical)设计过程的流程图。在步骤S110中，获得用于描述由IC执行的功能的寄存器传输级(Register
‑
Transfer Level，RTL)代码。RTL代码可以指示一设计由诸如硬件描述语言(HDL)之类的语音描述硬件来执行。在步骤S120中，合成RTL码以产生包括IC的闸级(gate)(或单元(cell))的网络列表(netlist)。一般而言，IC包括多个区块(block)，每个区块为IC提供重要的功能，例如特定的处理器(例如应用处理器、视频处理器、音频处理器或控制器)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：单元阵列，该单元阵列包括：布置在第一列中的多个第一单元，每一个该第一单元沿第一方向具有第一单元高度并且被配置为执行第一功能；布置在与该第一列邻接的第二列中的多个第二单元，每一个该第二单元沿该第一方向具有第二单元高度并且被配置为执行第二功能；和布置在该第一列中的至少一个第三单元，该第三单元沿该第一方向具有第三单元高度并且被配置为执行不同于该第一功能和该第二功能的第三功能；其中每一个该第二单元耦合到相应的该第一单元并与相应的该第一单元接触，并且被配置为从相应的该第一单元接收至少一个信号并根据接收到的该信号提供输出信号，其中该第二单元高度大于该第一单元高度，并且该第一单元的数量等于该第二单元的数量，其中该第三单元高度与该第一单元高度成比例。2.如权利要求1所述的半导体结构，其特征在于，该第一单元和该第二单元中的每一个包括：沿第二方向延伸的电源线，其中该第二方向垂直于该第一方向；沿该第二方向延伸的地线；设置在该电源线和该地线之间的多个晶体管，其中该多个晶体管被配置为执行该第一功能或该第二功能；和沿该第二方向延伸并位于该多个晶体管之上的多条金属线。3.如权利要求2所述的半导体结构，其特征在于，该第一单元和该第二单元中的电源线和地线具有相同的宽度。4.如权利要求2所述的半导体结构，其特征在于，该第一单元中的金属线比该第二单元中的金属线窄。5.如权利要求1所述的半导体结构，其特征在于，该第三单元为虚拟单元或保护环单元。6.如权利要求1所述的半导体结构，其特征在于，每一个该第一单元包括布置在同一行中的多个器件单元和一个绕线单元，其中该些器件单元被配置为执行该第一功能以产生该信号，并且该绕线单元包括至少一个互连结构，该互连结构被配置为将该信号传输到该第二单元。7.如权利要求6所述的半导体结构，其特征在于，在该第一列中，两个相邻的第一单元的绕线单元的互连结构不同。8.如权利要求6所述的半导体结构，其特征在于，该器件单元的单元宽度大于该绕线单元的单元宽度。9.一种半导体结构，其特征在于，包括：单元阵列，该单元阵列包括：布置在第一列中的多个第一单元，每一个该第一单元具有沿第一方向的第一单元高度并且被配置为执行第一功能；布置在与该第一列邻接的第二列中的多个第二单元，每一个该第二单元沿该第一方向
具有第二单元高度并且被配置为执行第二功能；布置在该第一列中的至少一个第三单元，该第三单元沿第一方向具有第三单元高度并且被配置为执行不同于该第一功能的第三功能；和布置在该第二列中的至少一个第四单元，且该第四单元沿第一方向具有为该第二单元高度的一半的高度，并且被配置为执行不同于该第二功能的第四功能，其中每一个该第一单元耦合并接触相应的该第二单元，并且该第一单元被配置为根据输入信号向相应的第二单元提供至少一个信号，其中该第二单元高度大于该第一单元高度，并且该第一单元的数量等于该第二单元的数量，其中该第三单元高度与第一单元高度成比例。10.如权利要求9所述的半导体结构，其特征在于，该第一单元和该第二单元中的每一个包括：沿第二方向...

【专利技术属性】
技术研发人员：王文政，游永杰，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：