一种规模可扩展的卷积神经网络加速系统技术方案

本发明专利技术公开了一种规模可扩展的卷积神经网络加速系统，包括XDMA模块、存储器接口模块、同步模块、控制模块、外部存储器以及至少一个加速核；发明专利技术卷积神经网络最主要的运算为乘加计算，这些计算采用专用电路来实现，无论在性能和功耗上相比处理器皆有较大的提升；本发明专利技术提出了多通道并行运算的架构，克服了脉动阵列架构闲置率高、可扩展性差的缺点；将输入数据、权值参数分别存储于输入缓存单元、权值缓存单元中，以便于运算过程中高效地存取数据；按照既定规则切换权值参数缓存和输入缓存单元缓存的地址，依次将输入缓存单元和权值参数输入运算单元进行卷积运算，统一了不同尺寸、不同步长的卷积运算流程，简化了硬件设计结构。简化了硬件设计结构。简化了硬件设计结构。

【技术实现步骤摘要】
一种规模可扩展的卷积神经网络加速系统


[0001]本专利技术涉及卷积神经网络加速领域，具体涉及一种规模可扩展的卷积神经网络加速系统。

技术介绍

[0002]卷积神经网络(Convolutional Neural Networks,CNN)是一类包含卷积计算且具有深度结构的前馈神经网络(Feedforward Neural Networks)，是深度学习(deep learning)的代表算法之一。卷积神经网络具有表征学习(representation learning)能力，能够按其阶层结构对输入信息进行平移不变分类(shift
‑
invariant classification)，因此也被称为“平移不变人工神经网络(Shift
‑
Invariant Artificial Neural Networks,SIANN)。
[0003]对卷积神经网络的研究始于二十世纪80至90年代，时间延迟网络和LeNet
‑
5是最早出现的卷积神经网络；在二十一世纪后，随着深度学习理论的提出和数值计算设本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种规模可扩展的卷积神经网络加速系统，其特征在于，包括XDMA模块、存储器接口模块、同步模块、控制模块、外部存储器以及至少一个加速核；所述XDMA模块用于上位机与FPGA的数据传输；所述存储器接口模块用于实现控制外部存储器读写逻辑功能；所述同步模块用于解决XDMA模块与加速核和存储器接口模块之间的跨时钟域数据传输问题；所述控制模块用于控制各个功能模块的运行；所述片外主存储器用于存储加速核运算所需的数据以及其运算过程完毕之后所产生的数据。所述加速核包括运算单元、输入缓存单元、权值缓存单元、输出缓存单元和后处理单元。2.根据权利要求1所述的一种规模可扩展的卷积神经网络加速系统，其特征在于，所述运算单元采用多级流水的运算模式，运算单元用于接收输入缓存单元和权值缓存单元的数据进行卷积运算。3.根据权利要求1所述的一种规模可扩展的卷积神经网络加速系统，其特征在于，所述运算单元设置有多组，各运算单元并行。4.根据权利要求2所述的一种规模可扩展的卷积神经网络加速系统，其特征在于，所述运算单元包括n个乘法器、一组累加器和两组片上缓存，一组片上缓存用于接收缓存输入缓存单元和权值缓存单元输入的数据，乘法器用于将输入特征和权值参数相乘，累加器用于将前一级乘法器相乘的结果累加，另一组片上缓存用于缓存运算单元的计算结果。5.根据权利要求1所述的一种规模可扩展的卷积神经网络加速系统，其特征在于，所述输入缓存单元和权值缓存单元均按照从左到右，从上到下的顺序存储输入数据，输入通道为n，输入缓存单元的每个地址空间存储输入特征一个位置的n通道数据。6.根据权利要求1所述的一种规模可扩展的卷积神经网络加速系统，其特征在于，所述后处理单元包括累加模块、激活函数、池化模块和上采样模块，后处理单元接收运算单元的运算结果，并选择进行累加、激活函数、池化或上采样操作...

【专利技术属性】
技术研发人员：沈琳喻，
申请(专利权)人：南京广捷智能科技有限公司，
类型：发明
国别省市：