控制电阻-电容电路中静电放电（ESD）事件的结构和方法技术

本公开的实施例提供了一种控制电阻

【技术实现步骤摘要】
控制电阻
‑
电容电路中静电放电(ESD)事件的结构和方法


[0001]本公开的实施例一般地涉及电子电路。更具体地，本公开的各种实施例提供用于控制电阻
‑
电容电路中的静电放电(ESD)事件的电路结构和方法。

技术介绍

[0002]包括集成电路(IC)的电路可以包括用于保护器件硬件免受静电放电(ESD)电压影响的元件，静电放电(ESD)电压会导致电短路、电介质击穿和/或其他故障模式。在理想的设置中，ESD元件对器件操作没有影响，直至IC上的引脚看到ESD事件，其中ESD事件充当触发电压，它会使ESD器件导通并通过ESD元件将电流释放到电源轨或地源轨。在向ESD元件施加触发电压以激活它之前，ESD元件不用于任何操作目的。随着对低泄漏和更长电池寿命的要求不断提高，使用大FET作为放电元件的典型电源钳经常过于漏电。当用“骤回器件(snapback device)”替换大FET以解决漏电问题时，经常出现其他问题。骤回器件是指特定种类的器件，其中一旦被启用，电流就会保持导通，即使在将信号施加到骤回器件的栅极端子(即，“闩锁本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路结构，包括：电阻
‑
电容RC电路，其具有第一节点、通过电阻元件和电容元件而与所述第一节点分隔开的第二节点，以及位于所述电阻元件和所述电容元件之间的第三节点；触发晶体管，其具有耦接在所述第一节点和所述第二节点之间并与所述RC电路并联的源极/漏极S/D端子对，以及耦接到所述RC电路的所述第三节点的栅极端子；镜像晶体管，其具有耦接在所述第一节点和所述第二节点之间并与所述RC电路并联的S/D端子对，以及耦接到所述触发晶体管的所述栅极端子的栅极端子，其中所述镜像晶体管的所述S/D端子对被配置为传输小于通过所述触发晶体管的所述S/D端子对的电流的电流；以及骤回器件，其具有耦接到所述镜像晶体管的所述S/D端子对中的选定一个端子的栅极端子，以及耦接在所述第一节点和所述第二节点之间并与所述RC电路并联的阳极/阴极端子对，其中所述栅极端子处的电流控制所述骤回器件中的阳极/阴极电流流动。2.根据权利要求1所述的电路结构，还包括：第一反相器，其具有耦接到所述RC电路的所述第三节点的输入端，以及耦接到所述触发晶体管的所述栅极端子的输出端；以及第二反相器，其具有耦接到所述镜像晶体管的所述S/D端子对中的选定一个端子的输入端，以及耦接到所述骤回器件的所述栅极端子的输出端，其中所述触发晶体管和所述镜像晶体管被配置为反转所述第一反相器的所述输出端和所述第二反相器的所述输入端之间的电压极性。3.根据权利要求1所述的电路结构，其中通过所述镜像晶体管的所述S/D端子对的电流至多为通过所述触发晶体管的所述S/D端子对的电流的1/10。4.根据权利要求1所述的电路结构，其中通过所述镜像晶体管的所述S/D端子对的电流至多为约二十毫安(mA)，通过所述触发晶体管的所述S/D端子对的电流至多为约为两百mA。5.根据权利要求1所述的电路结构，其中所述触发晶体管的源极至漏极宽度至多为约四千微米(μm)，所述镜像晶体管的源极至漏极宽度至多为约两百μm。6.根据权利要求1所述的电路结构，还包括电阻器，所述电阻器耦接在所述镜像晶体管的所述S/D端子对中的选定一个端子和所述第一节点之间，其中所述电阻器被配置为传输通过所述镜像晶体管的电流。7.根据权利要求1所述的电路结构，其中所述骤回器件包括可控硅整流器(SCR)。8.一种电路结构，包括：电阻
‑
电容RC电路，其具有第一节点、通过电阻元件和电容元件而与所述第一节点分隔开的第二节点，以及位于所述电阻元件和所述电容元件之间的第三节点；触发晶体管，其具有耦接在所述第一节点和所述第二节点之间并与所述RC电路并联的源极/漏极S/D端子对，以及耦接到所述RC电路的所述第三节点的栅极端子；镜像晶体管，其具有耦接在所述第一节点和所述第二节点之间并与所述RC电路并联的S/D端子对，以及耦接到所述触发晶体管的所述栅极端子的栅极端子，其中通过所述镜像晶体管的所述S/D端子对的电流小于通过所述触发晶体管的所述S/D端子对的电流；以及骤回器件，其具有用于控制所述骤回器件中的电流流动的栅极端子，所述骤回器件包括：
P阱，其具有耦接到所述第一节点中的一个的第一N掺杂区；N阱，其邻近所述P阱，并且具有耦接到所述第二节点的第一P掺杂区，其中通过所述骤回器件从所述第一节点到所述第二节点的电流路径与所述RC电路并联...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：