半导体芯片制造技术

本发明专利技术提供了一种半导体芯片，其包括MOS晶体管、第一氧化物保护电路和第二氧化物保护电路。第一氧化物保护电路的第一端耦接MOS晶体管的栅极端，第二端用以接收第一地电压，其中第一地电压的噪声电平低于半导体芯片中定义的第二地电压的噪声电平。第二氧化物保护电路的第一端耦接MOS晶体管的栅极端，第二端用以接收第一电源电压，其中第一电源电压的噪声电平低于半导体芯片中定义的第二电源电压的噪声电平。本发明专利技术中通过氧化物保护电路，可以使得MOS晶体管的栅极电压过高或过低时或者MOM电容器的极板电压过高或过低，保护MOS晶体管或MOM电容器。管或MOM电容器。管或MOM电容器。

【技术实现步骤摘要】
半导体芯片


[0001]本专利技术涉及集成电路设计，更具体地，涉及一种半导体芯片，其中具有金属氧化物半导体(metal
‑
oxide
‑
semiconductor，MOS)晶体管的栅极氧化物保护(gate oxide protection)和/或金属氧化物金属(metal
‑
oxide
‑
metal，MOM)电容器的氧化物保护。

技术介绍

[0002]根据互补金属氧化物半导体(complementary metal
‑
oxide
‑
semiconductor，CMOS)工艺，在与地电压相连的P阱或P衬底中形成N沟道MOS(NMOS)晶体管，在与电源电压相连的N阱中形成P沟道MOS(PMOS)晶体管。然而，衬底噪声电流可能是一个严重的问题。一种解决方案是使用额外的阱——“深N阱”。例如，通过高能离子注入形成深N阱(deep N well，DNW)，以提供足够深的峰值杂质浓度，而不影响MOS晶体管性能。理想情况下，深N阱能够阻绝衬底的噪声干扰本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体芯片，包括：金属氧化物半导体MOS晶体管，具有栅极端；第一氧化物保护电路，其第一端耦接至所述MOS晶体管的栅极端，其第二端用于接收第一地电压，其中所述第一地电压的噪声电平低于所述半导体芯片中定义的第二地电压的噪声电平；以及第二氧化物保护电路，其第一端耦接至所述MOS晶体管的栅极端，其第二端用于接收第一电源电压，其中所述第一电源电压的噪声电平低于所述半导体芯片中定义的第二电源电压的噪声电平。2.如权利要求1所述的半导体芯片，其中所述第一氧化物保护电路包括：二极管，其阴极作为所述第一氧化物保护电路的第一端，其阳极作为所述第一氧化物保护电路的第二端。3.如权利要求1所述的半导体芯片，其中所述第二氧化物保护电路包括：二极管，其阳极作为所述第二氧化物保护电路的第一端，其阴极作为所述第二氧化物保护电路的第二端。4.如权利要求1所述的半导体芯片，其中所述第一氧化物保护电路包括：栅极接地的N沟道金属氧化物半导体GGNMOS晶体管，其漏极端作为所述第一氧化物保护电路的第一端，其栅极端和源极端均作为所述第一氧化物保护电路的第二端。5.如权利要求4所述的半导体芯片，其中所述MOS晶体管的栅极氧化物厚度比所述GGNMOS晶体管的栅极氧化物厚度薄。6.如权利要求4所述的半导体芯片，其中所述MOS晶体管的栅极氧化物厚度等于所述GGNMOS晶体管的栅极氧化物厚度。7.如权利要求4所述的半导体芯片，其中所述MOS晶体管和所述GGNMOS晶体管均是深N阱器件。8.如权利要求1所述的半导体芯片，其中所述第二氧化物保护电路包括：栅极供电的P沟道金属氧化物半导体GPPMOS晶体管，其漏极端作为所述第二氧化物保护电路的第一端，其栅极端和源极端均作为所述第二氧化物保护电路的第二端。9.如权利要求8所述的半导体芯片，其中所述MOS晶体管的栅极氧化物厚度比所述GPPMOS晶体管的栅极氧化物厚度薄。10.如权利要求8所述的半导体芯片，其中所述MOS晶体管的栅极氧化物厚度等于所述GPPMOS晶体管的栅极氧化物厚度。11.如权利要求1所述的半导体芯片，其中所述MOS晶体管是NMOS晶体管。12.如权利要求1所述的半导体芯片，其中所述MOS晶体管是PMOS晶体管。13.如权利要求1所述的半导体芯片，还包括：金属氧化物金属MOM电容器，其第一极板耦接到所述MOS晶体管的栅极端。14.如权利要求13所述的半导体芯片，还包括：第三氧化物保护电路，其第一端耦接到所述MOM电容器的第二极板，其第二端用于接收所述第一地电压；以及第四...

【专利技术属性】
技术研发人员：陈品文，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：