ASK数据解码装置、方法、微控制器及设备制造方法及图纸

本申请提出一种ASK数据解码装置、方法、微控制器及设备，该ASK数据接收装置应用于微处理器，并与微处理器的模拟数字转换器连接，包括：数据采样模块，若接收到模拟数字转换器输出的完成标志，则采集模拟数字转换器输出的转换值，并输出记录的总采样次数和第一中断标志；数据解码模块，若接收到第一中断标志，则根据接收到的总采样次数和预设半周期值生成对应的比特数据。该装置集成为一个整体，可直接操作ADC外设的寄存器实现，具有高兼容性，高精度及易实现性。度及易实现性。度及易实现性。

【技术实现步骤摘要】
ASK数据解码装置、方法、微控制器及设备


[0001]本申请属于数字电路
，具体涉及一种ASK数据解码装置、方法、微控制器及设备。

技术介绍

[0002]Qi协议是无线充电联盟（Wireless Power Consortium）推出的“无线充电”标准，是无线充电领域的一项通用规范。符合Qi协议规范的无线充通信协议中，数据从电力接收器传输到电力发射器（RX to TX）采用ASK（调制）数据，数据从电力发射器传输到电力接收器（TX to RX）采用FSK（调制）数据。其中，RX可以为手机、手表、平板电脑等电子设备；TX可以为移动电源、充电器等电子设。ASK数据或FSK数据在上述TX设备上的数据处理，通过由MCU（MoneyWise Credit Union，微控制器）来控制实现。
[0003]基于现有技术，无线电通信过程中，通常存在不稳定、易受干扰等特点。而根据无线充电器技术规范Qi协议，则要求收发设备能良好地解调，在较高频的载波中分离出2KHz的信号，并进行解码。所以，在无线充电器系统中，一般通过硬件电路解调出载波中的ASK信号，并由MCU软件进行解码。
[0004]随着无线充电的不断发展和人民生活品质的不断提升，市场上出现了数量更多、覆盖更广的无线充电产品。一方面而言，市场上出现了种类繁多的产品，使得无线充电领域的技术和产品市场需求量剧增；而从另一方面来说，为了追求更高的充电性能，有些产品不得不使用性价比更低的较为昂贵的零部件，或采用占用资源更多的数据处理方式。如此，市场上边出现了更多的成本敏感型的产品，而高成本的应用方案将极大限制这类产品的发展。

技术实现思路

[0005]本申请提出一种ASK数据解码装置、方法、微控制器及设备，该装置集成为一个整体，可直接操作ADC外设的寄存器实现，具有高兼容性，高精度及易实现性。
[0006]本申请第一方面实施例提出了一种ASK数据接收装置，应用于微处理器，并与微处理器的模拟数字转换器连接，包括：数据采样模块，若接收到所述模拟数字转换器输出的完成标志，则采集所述模拟数字转换器输出的转换值，并输出记录的总采样次数和第一中断标志；数据解码模块，若接收到所述第一中断标志，则根据接收到的总采样次数和预设半周期值生成对应的比特数据。
[0007]在本申请一些实施例中，所述数据采样模块包括逻辑电路和计数器，所述计数器用于记录所述总采样次数；所述逻辑电路用于根据所述转换值和预设比较值生成逻辑值，所述逻辑值进行边沿跳转时触发所述总采样次数的输出，并将所述总采样次数清零，发出所述第一中断标志。
[0008]在本申请一些实施例中，所述预设比较值包括参考值和迟滞值；所述逻辑电路包
括第一逻辑电路和第二逻辑电路；所述第一逻辑电路输入所述参考值、所述迟滞值以及所述逻辑值，并根据预设逻辑条件输出所述实际比较值；所述第二逻辑电路输入所述实际比较值和所述转换值，并输出所述逻辑值。
[0009]在本申请一些实施例中，所述预设逻辑条件包括：若所述逻辑值为1，则所述实际比较值等于所述参考值与所述迟滞值的差值；若所述逻辑值为0，则所述实际比较值等于所述参考值与所述迟滞值的和。
[0010]在本申请一些实施例中，所述数据采样模块还包括参考值寄存器、迟滞值寄存器、计数值输出寄存器、逻辑值寄存器及第一中断标志寄存器，并分别存储所述参考值、所述迟滞值、所述总采样次数、所述逻辑值及所述第一中断标志。
[0011]在本申请一些实施例中，所述数据解码模块包括计算单元，所述计算单元根据所述总采样次数确定捕获到的半周期个数，并基于预设计算规则，根据所述半周期个数计算对应的比特数据。
[0012]在本申请一些实施例中，所述预设计算规则包括：若所述半周期个数为2，则确定对应的比特数为1；若所述半周期个数为3，则确定首次捕获到时对应的比特数为一个0与一个1，下次捕获到时对应的比特数为0；若所述半周期个数为4，则确定对应的比特数为两个0；若所述半周期个数大于4，则确定超时、数据包发送错误或结束。
[0013]在本申请一些实施例中，所述数据解码模块还包括比特接收状态机，所述计算单元将计算出比特数据发送至所述比特接收状态机；所述比特接收状态机对接收到的比特数据进行格式校验，将校验成功的比特数据存入数据缓存寄存器，并在校验结束后置位有效性标志和第二中断标志，以及在校验错误时清除所述有效性标志、置位所述第二中断标志和重置所述比特接收状态机。
[0014]在本申请一些实施例中，所述比特接收状态机依次对写入的每个比特数据进行校验，并依次验证数据包的起始位、8个比特值和奇偶校验值，以及终止位。
[0015]在本申请一些实施例中，所述数据解码模块还包括半周期值寄存器、计数值接收寄存器、有效性标志寄存器及第二中断标志寄存器，分别用于存储所述半周期值、所述计数值接收、所述有效性标志及所述第二中断标志。
[0016]本申请第二方面的实施例提供了一种ASK数据接收方法，包括：若接收到模拟数字转换器输出的完成标志，则采集所述模拟数字转换器输出的转换值，并输出记录的总采样次数；根据所述总采样次数和预设半周期值生成对应的比特数据。
[0017]本申请第三方面的实施例提供了一种微控制器，其上集成有如第一方面所述的ASK数据接收装置。
[0018]本申请第四方面的实施例提供了一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，还包括数字逻辑电路，所述数字逻辑电路包括如第一方面所述的ASK数据接收装置。
[0019]本申请实施例中提供的技术方案，至少具有如下技术效果或优点：
本申请实施例提供的ASK数据解码装置可作为模拟数字转换器的一个独立硬件外设，集成于MCU中，应用于ASK数据解码过程，使ASK数据解码的过程由软件实现变为硬件实现，该ASK数据解码装置包括数据采集模块和数据解码模块，数据采集模块可在接收到模拟数字转换器输出的完成标志后，采集模拟数字转换器输出的转换值，数据解码模块可根据总采样次数和预设半周期值生成对应的比特数据，实现ASK数据解码。且相较于软件实现方案，该硬件外设的收发时序不受软件中断时间影响，解码过程将更加高效、精准便捷。同时，该装置的逻辑简单，所需硬件电路的设计通常也较为简单，可直接操作ADC外设的寄存器实现；软件应用时，只需进行一些简单操作即可完成ASK数据解码，从而释放MCU中大量软件运算资源的占用。
附图说明
[0020]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：图1示出了本申请实施例提供的ASK数据解码装置的框架结构示意图；图2示出了本申请实施例中比特“0”和比特“1”输出示意图；图3示出了现有技术中时间差值的示意图；图4示出了本申请实施例提供的数据采集模块的执行逻辑示意图；图5示出了参考值本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种ASK数据接收装置，其特征在于，应用于微处理器，并与微处理器的模拟数字转换器连接，包括：数据采样模块，若接收到所述模拟数字转换器输出的完成标志，则采集所述模拟数字转换器输出的转换值，并输出记录的总采样次数和第一中断标志；数据解码模块，若接收到所述第一中断标志，则根据接收到的总采样次数和预设半周期值生成对应的比特数据。2.根据权利要求1所述的装置，其特征在于，所述数据采样模块包括逻辑电路和计数器，所述计数器用于记录所述总采样次数；所述逻辑电路用于根据所述转换值和预设比较值生成逻辑值，所述逻辑值进行边沿跳转时触发所述总采样次数的输出，并将所述总采样次数清零，发出所述第一中断标志。3.根据权利要求2所述的装置，其特征在于，所述预设比较值包括参考值和迟滞值；所述逻辑电路包括第一逻辑电路和第二逻辑电路；所述第一逻辑电路输入所述参考值、所述迟滞值以及所述逻辑值，并根据预设逻辑条件输出实际比较值；所述第二逻辑电路输入所述实际比较值和所述转换值，并输出所述逻辑值。4.根据权利要求3所述的装置，其特征在于，所述预设逻辑条件包括：若所述逻辑值为1，则所述实际比较值等于所述参考值与所述迟滞值的差值；若所述逻辑值为0，则所述实际比较值等于所述参考值与所述迟滞值的和。5.根据权利要求3所述的装置，其特征在于，所述数据采样模块还包括参考值寄存器、迟滞值寄存器、计数值输出寄存器、逻辑值寄存器及第一中断标志寄存器，并分别存储所述参考值、所述迟滞值、所述总采样次数、所述逻辑值及所述第一中断标志。6.根据权利要求1所述的装置，其特征在于，所述数据解码模块包括计算单元，所述计算单元根据所述总采样次数确定捕获到的半周期个数，并基于预设计算规则，根据所述半周期个数计算对应的比特数据。7.根据权利要求6所述的装置，其特征在于，所述预设计算规则包括：若...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：浙江地芯引力科技有限公司，
类型：发明
国别省市：