【技术实现步骤摘要】
本专利技术涉及电力系统及电力电子技术中静止无功补偿器(SVC)调节单元，特别是一种基于32位浮点数数字处理芯片(DSP)与超大规模现场可编程逻辑门阵列(FPGA)组合而成的静止无功补偿器调节板。
技术介绍
随着我国“西电东送”战略的实施和互联电网规模的扩大，电压稳定问题尤为突出。在我国东南沿海形成的超大型负荷中心存在的主要问题是动态无功支撑日益不足。近二十年来，世界各地由电压稳定和电压崩溃引发的大面积停电事故，在我国电压崩溃事故也多次发生。采用静止无功补偿器是解决这些问题的最有效措施之一，它在解决输电网稳定性以及配电电能质量等问题中发挥了相当重要的作用，是目前各国普遍采用的先进实用技术。静止无功补偿器调节板是静止无功补偿技术的核心部分之一。静止无功补偿器对电力系统进行动态无功补偿的控制计算都是在调节板内完成的，静止无功补偿器调节板的计算速度、精度与可靠性的好坏将直接影响静止无功补偿器的工作性能。它位于SVC控制系统内的调节单元，由于其功能复杂，常规的方法往往需要庞大的电路和多块电路板米完成，计算精度、速度都远远不够，且抗干扰能力差，传统的技术已经落后于新兴的微...
【技术保护点】
一种基于浮点数数字处理芯片（ＤＳＰ）与超大规模现场可编程逻辑门阵列（ＦＰＧＡ）的静止无功补偿器（ＳＶＣ）调节板，其特征在于：主要由３２位浮点数数字处理芯片（ＤＳＰ）与超大规模现场可编程逻辑门阵列（ＦＰＧＡ）组合而成；该调节板另外还包括４０路１４位模数转换芯片、数字锁相环ＰＬＬ、ＣＡＮ控制器和８路光电隔离输入输出电路等辅助外部设备；全部电路集成在一块可插拔的４层印刷电路板上，实现ＣＰＵ总线不出电路板；可进行３２位浮点数运算的数字处理芯片ＤＳＰ作为静止无功补偿器调节板的Ｃ ＰＵ，其２４位地址总线和３２位数字总线构成了调节板的并行总线，挂在该总线上的器件包括超大规模...
【技术特征摘要】
1.一种基于浮点数数字处理芯片(DSP)与超大规模现场可编程逻辑门阵列(FPGA)的静止无功补偿器(SVC)调节板，其特征在于主要由32位浮点数数字处理芯片(DSP)与超大规模现场可编程逻辑门阵列(FPGA)组合而成；该调节板另外还包括40路14位模数转换芯片、数字锁相环PLL、CAN控制器和8路光电隔离输入输出电路等辅助外部设备；全部电路集成在一块可插拔的4层印刷电路板上，实现CPU总线不出电路板；可进行32位浮点数运算的数字处理芯片DSP作为静止无功补偿器调节板的CPU，其24位地址总线和32位数字总线构成了调节板的并行总线，挂在该总线上的器件包括超大规模现场可编程逻辑门阵列FPGA、可编程逻辑器件CPLD和串行总线控制器CAN；其中FPGA作为调节板的主要器件，通过逻辑控制10片数模转换芯片AD7865，对40路模拟信号进行AD转换，转换结果存储于FPGA内通过编程构造的双口RAM中，DSP通过24位地址总线和32位数字总线对AD转换结果进行读取，并在DSP内进行计算，获得SVC三相触发角，DSP仍通过并行总线将三相触发角写入FPGA内编程构成的三个16位计数器中，由FPGA根据计数值发出SVC触发信号；DSP和FPGA作为调节板的两个主要器件，完成了SVC调节的主要功能，将DSP和FPGA通过并行总线相连并进行功能划分，由FPGA完成AD转换和计数，由DSP完成计算；在24位地址总线和32位数字总线上同时挂有串行总线控制器CAN，DSP通过CAN与调节板外的其它设备进行串行通讯；同样在24位地址总线和32位数字总线上挂有可编程逻辑器件CPLD，DSP通过CPLD控制8位数字输入和8位数字输出节点，8位IO输入信号通过光电隔离读入调节板外的设备节点，8位IO输出信号通过光电隔离控制调节板外的节点；CPLD同时还完成数字锁相环PLL的功能。2.根据权利要求1所述的基于浮点数数字处理芯片(DSP)与超大规模现场可编程逻辑门阵列(FPGA)的静止无功补偿器调节板，其特征在于该SVC调节板采用4层布线，中间两层分别为电源层和电源地层，根据电路板上元器件的布局对电源层和电源地层进行了分割；元器件焊盘为水晶工艺，实现全部表贴电路，欧式插接件，抗电磁干扰达到电磁兼容标准EMC快速瞬变4级标准；电路板上DSP、FPGA和CPLD均...
【专利技术属性】
技术研发人员：赵刚，武守远，张皎，周胜军，
申请(专利权)人：中国电力科学研究院，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。