一种多核网络处理器的报文处理DMA系统及方法技术方案

本发明专利技术提出了一种多核网络处理器的报文处理DMA系统及方法，属于涉及网络通信技术领域。该通过以太网接口模块将报文送给硬件转发模块，硬件转发模块对报文进行解析，可以支持用户自定义方式进行分流，同时产生处理该报文的处理器核ID，对应CPU处理器系统的处理器核收到请求后，通过DMA方式，把收到的报文存储到DDR3/4存储器中，收完整个报文后进行信号处理，处理完成产生一个新的数据报文，再通过DMA方式发送给硬件转发模块和以太网接口模块发送出去。DMA控制器发给硬件转发模块之后，反馈消息通知CPU处理器系统，然后CPU处理器系统释放DDR空间。本方法可以实现快速交换数据，实现高效数据访问。高效数据访问。高效数据访问。

【技术实现步骤摘要】
一种多核网络处理器的报文处理DMA系统及方法


[0001]本专利技术涉及网络通信
，尤其涉及一种多核网络处理的报文处理DMA系统及方法，可以实现多核网络处理器芯片的报文片外高效存储和数据读取。

技术介绍

[0002]多核网络处理器芯片是基于通用处理器核架构的网络处理器，在很多网络通信设备，包括电信级以太网交换机/路由器、光传输平台、数据中心以及宽带基础架构中广泛应用，还可以应用在5G核心网的基带处理单元(BBU)、小基站(SmallCell)等设备，是新一代网络通信系统的关键元器件。多核网络处理器结合了硬件的高速处理能力和软件的可编程性，可以满足用户对带宽、延迟等多方面的要求。
[0003]中兴通讯的“一种网络处理器指令存储装置及该装置的指令存储方法(CN201210233710.X)”介绍了基于微引擎结构的网络处理器的指令存储等方法，中国电科32所的“应用于网络处理器中的DDR3存储器的控制器(CN201210484096.4)”介绍了多核网络处理器中的DDR3控制器的优化方法，但是都未对以太网报文绕过通用多核CPU，如何高效交本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多核网络处理器的报文处理DMA系统，其特征在于，包括以太网接口模块、硬件转发模块、DMA控制器、CPU处理器系统和DDR 3/4存储器；以太网接口模块用于接收以太网报文，发送给硬件转发模块；并从硬件转发模块接收报文发送出去；硬件转发模块用于对以太网报文进行解析，将解析后的报文发送给DMA控制器；并从DMA控制器接收报文进行解析后发送给以太网接口模块；DMA控制器用于产生对报文处理的处理器核ID，向CPU处理器系统发出DMA请求，并接收CPU处理器系统发送的DDR地址和决定传送数据块的长度信息，把相应的数据报文写入到DDR 3/4存储器内；还用于接收CPU处理器系统发送的数据报文，组装成报文格式发送给硬件转发模块，并向CPU处理器系统发送DMA反馈完成标志；CPU处理器系统，包括多个处理器核，其中一个处理器核用于在DDR 3/4存储器内分配一块DDR空间作为管理空闲指针，并采用链表进行管理；其他处理器核用于通过轮询方式来响应DMA请求，轮询到发给对应处理器核的DMA请求后，对应的处理器核读取DDR空间获取空闲指针，并通过环形总线向DMA控制器下发DDR地址和决定传送数据块的长度信息，还用于产生新的数据报文存入DDR空间，并从对应的DDR空间中读取数据报文和对应地址信息，通过环形总线发送给DMA控制器；DDR 3/4存储器用于采用设定的格式存储数据报文。2.根据权利要求1所述的多核网络处理器的报文处理DMA系统，其特征在于，DDR 3/4存储器的数据存储格式为{next ptr，eop，pkt_len，pkt_data}，next ptr代表下一个指针，eop代表报文结束符，pkt_len代表报文长度，pkt_data代表报文数据。3.一种多核网络处理器的报文处理方法，其特征在于，包括如下步骤：(1)DMA控制器搬移数据块到内存的过程如下：(1a)多核网络处理器芯片上电后，CPU处理器系统的其中一个处理器核分配一块DDR空间作为管理空闲指针，并采用链表进行管理；(1b)以太网接口模块接收报文发送给硬件转发模块，硬件转发模块对报文进行解析，然后发送报文给DMA控制器，DMA控制器产生对报文处理的处理器核ID，并向CPU处理器系统发出DMA请求；(1c)CPU处理器系统的处理器核通过轮询方式来...

【专利技术属性】
技术研发人员：郝亚男，李斌，郑杰良，张勇，杨振学，刘长龙，曾明，
申请(专利权)人：中国电子科技集团公司第五十四研究所，
类型：发明
国别省市：