半导体元件及其制备方法技术

本公开提供一种半导体元件及其制备方法。该半导体元件包含：一基底；多个导电层，位在该基底上；一碳硬遮罩层，位在所述导电层上；一隔离层，包括一下部以及一上部；以及一导电通孔，沿着该隔离层的该上部与该碳硬遮罩层设置，并位在一相邻对的导电层的其中一个上。该下部沿着该碳硬遮罩层设置，并位在该相邻对的导电层之间，以及该上部位在该下部上并位在该碳硬遮罩层上。罩层上。罩层上。

【技术实现步骤摘要】
半导体元件及其制备方法


[0001]本申请案主张2020年11月16日申请的美国正式申请案第17/099,215号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
[0002]本公开是关于一种半导体元件以及该半导体元件的制备方法。特别是有关于一种具有一碳硬遮罩的半导体元件以及具有该碳硬遮罩的该半导体元件的制备方法。

技术介绍

[0003]半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸是逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的制程期间，是增加不同的问题，且如此的问题在数量与复杂度上持续增加。因此，仍然持续着在达到改善品质、良率、效能与可靠度以及降低复杂度方面的挑战。
[0004]上文的「先前技术」说明仅是提供
技术介绍
，并未承认上文的「先前技术」说明揭示本公开的标的，不构成本公开的先前技术，且上文的「先前技术」的任何说明均不应作为本案的任一部分。

技术实现思路

[0005]本公开的一实施例提供一种半导体元件，包含：一基底；多个导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，包括：一基底；多个导电层，位在该基底上；一碳硬遮罩层，位在所述导电层上；一隔离层，包括一下部以及一上部，其中，该下部沿着该碳硬遮罩层设置并位在一相邻对的导电层之间，以及该上部位在该下部上并位在该碳硬遮罩层上；以及一导电通孔，沿着该隔离层的该上部与该碳硬遮罩层设置，并位在该相邻对导电层的其中一个上。2.如权利要求1所述的半导体元件，其中该碳硬遮罩层的一厚度介于大约80nm到大约500nm之间。3.如权利要求2所述的半导体元件，其中该隔离层包含一低介电常数的介电材料。4.如权利要求3所述的半导体元件，其中该碳硬遮罩层包含一碳膜。5.如权利要求4所述的半导体元件，还包括一粘着层，位在该碳硬遮罩层与所述导电层之间。6.一种半导体元件的制备方法，包括：提供一基底；形成一层导电材料在该基底上；形成一碳硬遮罩层在该层导电材料上；沿着该碳硬遮罩层与该层导电材料形成一导电层沟槽，并将该层导电材料转换成多个导电层；形成一隔离层以充填该导电层沟槽且位在该碳硬遮罩层上；以及形成一导电通孔以电性耦接到所述导电层。7.如权利要求6所述的半导体元件的制备方法，其中该隔离层包含一低介电常数的介电材料。8.如权利要求7所述的半导体元件的制备方法，其中该碳硬遮罩层包含一碳膜。9.如权利要求8所述的半导体元件的制备方法，其中形成该碳硬遮罩层的步骤的一制程温度，是介于大约100℃到大约700℃之间。10.如权利要求9所述的半导体元件的制备方法，其中形成该碳硬遮罩层的步骤的一制程压力，是介于大约1Torr到大约20Torr之间。11.如权利要求10所述的半导体元件的制备方法，其中形成该导电层沟槽的步骤包括：形成一第一硬...

【专利技术属性】
技术研发人员：何家铭，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：