【技术实现步骤摘要】
一种自校准运算放大电路
[0001]本专利技术涉及运算放大电路，尤其涉及一种具备自校准功能的运算放大电路。
技术介绍
[0002]目前，根据工作应用场景等的要求，工作时，运算放大器等芯片的器件端脚只允许存在极小的漏电流，一般为fA级。而对于运算放大器来说，由于其输入端脚的漏电流极小，目前无法确保其工作漏电流能一直达到fA级，因此，如何保证运算放大器工作状态的稳定性与可靠性是目前急需解决的难题。
技术实现思路
[0003]本专利技术所要解决的技术问题是提供一种自校准运算放大电路，其可有效实现运算放大器的自校准，确保主运算放大器的工作漏电流能一直达到至少fA级，并能始终满足工作场景的需要，保证主运算放大器工作的稳定性与可靠性。
[0004]本专利技术解决上述技术问题所采用的技术方案为：一种自校准运算放大电路，包括主运算放大器、静电泄放电路和漏电校准电路，所述的主运算放大器的反相端与所述的静电泄放电路电连接，所述的漏电校准电路包括校准补偿电路、储能元件和校准开关组，所述的储能元件用于存储漏电补偿电压，所述的...
【技术保护点】
【技术特征摘要】
1.一种自校准运算放大电路，其特征在于包括主运算放大器（U1）、静电泄放电路和漏电校准电路，所述的主运算放大器（U1）的反相端与所述的静电泄放电路电连接，所述的漏电校准电路包括校准补偿电路、储能元件和校准开关组，所述的储能元件用于存储漏电补偿电压，所述的校准开关组用于改变所述的校准补偿电路的工作状态，所述的校准补偿电路通过所述的校准开关组与所述的主运算放大器（U1）、储能元件、静电泄放电路电连接；当对所述的主运算放大器（U1）进行漏电校准时，所述的校准补偿电路获取所述的主运算放大器（U1）的同相端与反相端之间的漏电补偿电压，并将所获取的漏电补偿电压存储在所述的储能元件内；当对所述的主运算放大器（U1）进行漏电校准补偿时，所述的储能元件内存储的漏电补偿电压通过所述的校准补偿电路加载到所述的静电泄放电路，以使得所述的静电泄放电路的漏电电流至少达到fA级。2.如权利要求1所述的一种自校准运算放大电路，其特征在于：所述的校准补偿电路包括辅助运算放大器（U3）和主缓冲器：当对所述的主运算放大器（U1）进行漏电校准时，所述的辅助运算放大器（U3）的同相端、所述的主运算放大器（U1）的同相端以及所述的储能元件的第一端电连接，所述的辅助运算放大器（U3）的反相端、所述的主运算放大器（U1）的输出端以及积分电容（C2）的一端电连接，所述的积分电容（C2）的另一端与所述的主运算放大器（U1）的反相端电连接，所述的辅助运算放大器（U3）的输出端、所述的储能元件的第二端以及所述的主缓冲器的输入端电连接，所述的主缓冲器的输出端与所述的静电泄放电路电连接；当对所述的主运算放大器（U1）进行漏电校准补偿时，所述的储能元件的第一端与所述的主运算放大器（U1）的同相端电连接，所述的储能元件的第二端与所述的主缓冲器的输入端电连接，所述的主缓冲器的输出端与所述的静电泄放电路电连接。3.如权利要求2所述的一种自校准运算放大电路，其特征在于：所述的校准开关组包括第一校准开关（S1）、第二校准开关（S2）、第三校准开关（S3）、第四校准开关（S4）、第五校准开关（S5）、第六校准开关（S6）和第七校准开关（S7），所述的第一校准开关（S1）的一端与所述的主运算放大器（U1）的同相端、储能元件的第一端电连接，所述的第一校准开关（S1）的另一端与所述的辅助运算放大器（U3）的同相端电连接，所述的第二校准开关（S2）的一端与所述的辅助运算放大器（U3）的输出端电连接，所述的第二校准开关（S2）的另一端与所述的储能元件的第二端、所述的主缓冲器的输入端电连接，所述的第三校准开关（S3）的一端与所述的辅助运算放大器（U3）的反相端电连接，所述的第三校准开关（S3）的另一端与所述的主运算放大器（U1）的输出端、第五校准开关（S5）的一端、第四校准开关（S4）的一端电连接，所述的第四校准开关（S4）的另一端与主运算放大输出端（OUT...
【专利技术属性】
技术研发人员：程金星，冯煜芳，王庆波，于艾，温伟伟，吴友朋，
申请(专利权)人：中国人民解放军九六九零一部队二三分队，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。