一种P型杂质扩散结屏蔽栅硅二极管硅芯及其二极管制造技术

本实用新型专利技术公开了一种P型杂质扩散结屏蔽栅硅二极管硅芯，其包括一个或多个硅芯单元结构；其中硅芯单元结构为方柱形状，其顶面为台阶面，底面为平面，四个单元结构侧面与底面垂直；台阶面处向内扩散形成等厚度的P

【技术实现步骤摘要】
一种P型杂质扩散结屏蔽栅硅二极管硅芯及其二极管


[0001]本技术涉及半导体器件的制造，尤其涉及一种P型杂质扩散结屏蔽栅硅二极管硅芯及其二极管。

技术介绍

[0002]众所周知，硅二极管是最重要的电子基础元器件之一，在电子电路应用中，硅二极管最重要的电性能参数分别是PN结的反向击穿电压V
B
、器件正向压降 V
F
和输出工作电流I0。其中反向击穿电压V
B
和器件正向压降V
F
都与制造器件的原材料硅单晶的电阻率以及硅本征层厚度直接相关。所选用的硅单晶电阻率越高、选用的硅本征层厚度越厚，其二极管PN结的反向击穿电压V
B
越高，但是与之同时器件的正向压降V
F
越大。有关的电子电路要求硅二极管既能承受高反向工作耐压，同时又具有尽可能低的器件正向压降V
F
，二者之间存在着尖锐矛盾。因此，如何解决硅二极管的向击穿电压和正向压降之间存在的矛盾，全面提高器件的性能指标，是目前亟待解决的技术问题。

技术实现思路

[0003]本技术的目的在于解决现有技术中硅二极管的向击穿电压和正向压降之间存在矛盾从而限制了器件性能的缺陷，并提供一种P型杂质扩散结屏蔽栅硅二极管硅芯及其二极管。
[0004]为了实现上述专利技术目的，本技术具体采用的技术方案如下：
[0005]第一方面，本技术提供了一种P型杂质扩散结屏蔽栅硅二极管硅芯，其包括一个或多个硅芯单元结构；所述硅芯单元结构为方柱形状，其顶面为台阶面，底面为平面，四个单元结构侧面与底面垂直；所述台阶面由位于中央的方形中央台面、环绕于中央台面四周的四个平台面以及位于所述中央台面和所述平台面之间的四个平台侧面组成，且所述平台面与中央台面平行但高度低于所述中央台面；所述硅芯单元结构为多层结构，其中所述台阶面处向内扩散形成等厚度的P
+
型杂质扩散层，所述底面处向内扩散形成等厚度的N
+
型杂质扩散，P
+
型杂质扩散层和N
+
型杂质扩散层之间为N
‑
型硅单晶层。
[0006]作为上述第一方面的优选，所述硅芯单元结构有多个，在平面上按n
×
n的矩阵阵列形式连续拼接形成一体化硅芯，n为不小于2的自然数。
[0007]作为上述第一方面的优选，所述硅芯单元结构的整个中央台面呈中心对称。
[0008]作为上述第一方面的优选，所述P
+
型杂质扩散层的厚度为60～65um。
[0009]作为上述第一方面的优选，所述N
+
型杂质扩散层的厚度为65～67um。
[0010]作为上述第一方面的优选，所述硅芯单元结构中心的最大厚度为230～250 um。
[0011]作为上述第一方面的优选，所述平面台与所述中央台面的高度差为28～32 um。
[0012]作为上述第一方面的优选，所述硅芯单元结构的最大横截面尺寸为260～280 um，所述中央台面的边长为210～230um。
[0013]作为上述第一方面的优选，所述P
+
型杂质扩散层是在N
‑
型硅单晶层中通过杂质扩
散工艺扩散P+型半导体杂质(硼)得到的，所述N
+
型杂质扩散层是在 N
‑
型硅单晶层中通过杂质扩散工艺扩散N+型半导体杂质(磷)得到的。
[0014]第二方面，本技术提供了一种P型杂质扩散结屏蔽栅硅二极管，其包含如上述第一方面任一方案所述的P型杂质扩散结屏蔽栅硅二极管硅芯，且硅芯的上下表面均镀有金属层，上下表面的金属层上分别连接正负极。
[0015]作为上述第二方面的优选，所述金属层为镍层。
[0016]本技术相对于现有技术而言，具有以下有益效果：
[0017]本技术通过对硅芯结构进行改进，在其中心的台面四周设置了下凹的平台面并通过扩散P
+
型杂质从而形成了P型杂质扩散结屏蔽栅，借助于P型杂质扩散结屏蔽栅的静电屏蔽效应可以显著提高器件的PN结反向击穿电压性能，而且无需额外增加硅单晶电阻率和硅本征层厚度。因此，本技术在提高器件的 PN结反向击穿电压性能指标的同时还很好地维护了器件优良的正向压降V
F
性能指标，使器件的全面电学性能大为改善。
附图说明
[0018]图1为P型杂质扩散结屏蔽栅硅二极管硅芯(单个硅芯单元结构)的平面及 A
‑
A剖面示意图；
[0019]图2为硅二极管P型杂质扩散结屏蔽栅结构及静电屏蔽效应示意图(图中示出的是左侧1/2个硅芯单元结构+中间1个完整硅芯单元结构+右侧1/2个硅芯单元结构的硅芯)；
[0020]图3为P型杂质扩散结屏蔽栅硅二极管硅芯(4
×
4个硅芯单元结构)的平面及B
‑
B剖面示意图；
[0021]图4为P型杂质扩散结屏蔽栅硅二极管硅芯(8
×
8个硅芯单元结构)的平面示意图。
[0022]图中附图标记为：中央台面1、平台面2、平台侧面3、底面4、P
+
型杂质扩散层5、N
‑
型硅单晶层6、N
+
型杂质扩散层7、单元结构侧面8。
具体实施方式
[0023]下面结合附图和具体实施方式对本技术做进一步阐述和说明。本技术中各个实施方式的技术特征在没有相互冲突的前提下，均可进行相应组合。
[0024]本技术提供了一种P型杂质扩散结屏蔽栅硅二极管硅芯，该硅芯既可以是单个硅芯单元结构独自起作用，也可以是多个硅芯单元结构共同起作用，具体根据实际需要进行调整。
[0025]如图1所示，在本技术的一个较佳实施例中，提供了单个硅芯单元结构的结构示意图，该硅芯单元结构均为多层结构，由下到上分别为P
+
型杂质扩散层5、N
‑
型硅单晶层6和N
+
型杂质扩散层7。虽然传统的硅芯也具有这三层复合结构，但是其往往是通过对硅片进行杂质扩散后切割而成的，因此其P
+
型杂质扩散层、N
‑
型硅单晶层和N
+
型杂质扩散层都是平整的平面结构。但是在本实施例中，硅芯单元结构的纵剖面呈“凸”字形，因此三层结构并非都是平整的平面结构，这样做的目的是为了形成P型杂质扩散结屏蔽栅。具体而言，该硅芯单元结构整体为方柱形状，其顶面为台阶面，底面4为平面，四个单元结构侧面8 与底面4垂直。其中，此处的台阶面包含三种表面，最高的是位于中央的方形的中央台面1，最低的是环绕于中央台面1四周的四个平台面2，在中央台面1和平台面2之间还存在四个垂直于中央台
面1的平台侧面3，平台面2与中央台面 1平行但高度低于所述中央台面1。这三种表面共同构成了中间高四周低的台阶面。由此，硅芯单元本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种P型杂质扩散结屏蔽栅硅二极管硅芯，其特征在于，包括一个或多个硅芯单元结构；所述硅芯单元结构为方柱形状，其顶面为台阶面，底面(4)为平面，四个单元结构侧面(8)与底面(4)垂直；所述台阶面由位于中央的方形中央台面(1)、环绕于中央台面(1)四周的四个平台面(2)以及位于所述中央台面(1)和所述平台面(2)之间的四个平台侧面(3)组成，且所述平台面(2)与中央台面(1)平行但高度低于所述中央台面(1)；所述硅芯单元结构为多层结构，其中所述台阶面处向内扩散形成等厚度的P
+
型杂质扩散层(5)，所述底面(4)处向内扩散形成等厚度的N
+
型杂质扩散层(7)，P
+
型杂质扩散层(5)和N
+
型杂质扩散层(7)之间为N
‑
型硅单晶层(6)。2.如权利要求1所述的P型杂质扩散结屏蔽栅硅二极管硅芯，其特征在于，所述硅芯单元结构有多个，在平面上按n
×
n的矩阵阵列形式连续拼接形成一体化硅芯，n为不小于2的自然数。3.如权利要求1所述的P型杂质扩散结屏蔽栅硅二极管硅芯，其特征在于...

【专利技术属性】
技术研发人员：毛建军，任亮，胡煜涛，贺鸿浩，金家斌，王俊，虞旭俊，苏云清，蒋杰，
申请(专利权)人：杭州赛晶电子有限公司，
类型：新型
国别省市：