供电电路及非挥发存储器芯片制造技术

本申请涉及芯片技术领域，公开一种供电电路，包括：储能电路，用于在时钟信号为上升沿信号的情况下储存电荷，在时钟信号为下降沿信号的情况下利用储存的电荷以及电源输入端输入的电源电压提供输出电源；SPI数据协议处理模块用于在时钟信号为下降沿信号的情况下，生成并发送上升沿信号给电平转移电路；电平转移电路用于对上升沿信号进行电平转换获得电信号，并将电信号发送给输出反相器；输出反相器，与储能电路电连接，输出反相器用于根据电信号将储能电路与芯片的数据输出管脚导通。这样利用储能电路能储存的电荷以及电源电压提供输出电源，能够降低电源电压的瞬时功耗，本申请还公开一种非挥发存储器芯片。公开一种非挥发存储器芯片。公开一种非挥发存储器芯片。

【技术实现步骤摘要】
供电电路及非挥发存储器芯片


[0001]本申请涉及芯片
，例如涉及一种供电电路及非挥发存储器芯片。

技术介绍

[0002]SPI NOR FLASH是一种串行接口的非挥发存储器芯片，可以支持串行指令的数据输入和输出。在读取数据时，即在时钟信号为上升沿信号的情况下，指令输入，在时钟信号为下降沿信号的情况下，为了提高数据吞吐率，使用4个输出管脚进行数据输出，这样在相同的时钟频率下，可以获得4倍的数据吞吐率。但在芯片中，地线的驱动能力余量很大，而电源电压的驱动能力比较有限。同时在数据输出时，芯片内部的中间节点电容较小，所以电源电压主要为4个输出管脚对应的输出负载供电。
[0003]在实现本公开实施例的过程中，发现相关技术中至少存在如下问题：
[0004]由于在数据输出时，各输出负载的电压摆幅从0到电源电压，这样使得电源电压的瞬时功耗很大。

技术实现思路

[0005]为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围，而是作本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种供电电路，其特征在于，包括：储能电路，用于接收电源电压和时钟信号，在所述时钟信号为上升沿信号的情况下储存电荷，在所述时钟信号为下降沿信号的情况下利用储存的电荷以及所述电源电压提供输出电源；SPI数据协议处理模块，与电平转移电路电连接；所述SPI数据协议处理模块用于在所述时钟信号为下降沿信号的情况下，生成并发送上升沿信号给所述电平转移电路；所述电平转移电路，与所述输出反相器电连接，所述电平转移电路用于对所述上升沿信号进行电平转换获得电信号，并将所述电信号发送给所述输出反相器；所述输出反相器，与所述储能电路电连接，所述输出反相器用于根据所述电信号将所述储能电路与芯片的数据输出管脚导通。2.根据权利要求1所述的供电电路，其特征在于，所述储能电路包括：第一PMOS管，漏极用于接收电源电压，所述第一PMOS管的栅极用于接收时钟信号，第一PMOS管的源极与第一电容的上极板连接；所述第一电容，上极板分别与第一NMOS管的源极和所述输出反相器电连接，所述第一电容的下极板接地；所述第一NMOS管，漏极和栅极均与第二电容的上极板电连接，所述第一NMOS管的衬底极接地；所述第二电容，下极板用于接收时钟信号。3.根据权利要求1所述的供电电路，其特征在于，所述电平转移电路包括：第二PMOS管，源极分别与所述储能电路和第三PMOS管的源极电连接，所述第二PMOS管的栅极分别与第三PMOS管的漏极和第三NMOS管的漏极电连接，所述第二PMOS管的漏极分别与第二NMOS管的漏极和所述第三PMOS管的栅极电连接；所述第三PMOS管，源极与所述储能电路电连接；所述第三PMOS管的漏极分别与输出反相器和所述第三NMOS管的漏极电连接；所述第三PMOS管的栅极与所述第二NMOS管的漏极电连接；所述第二NMOS管，栅极与电平转换反相器的第一端电连接，所述第二NMOS管的源极接地；所述第三NMOS管，栅极与所述SPI数据协议处理模块电连接；所述第三NMOS管的源极接地；所述第三NMOS管的漏极与所述输出反相器电连接；所述电平转换反相器，第二端与所述SPI数据协议处理模块电连接，所述电平转换反相器的第三端用于接收电源电压。4.根据权利要求1所述的供电电路，其特征在于，所述输出反相器包括：第四PMOS管，栅极分别与所述电平转移电路和第四NMOS管的栅极电连接；所述第四PMOS管的源极与所述储能电路电连接；所述第四PMOS管的漏极分别与第四NMOS管的漏极和...

【专利技术属性】
技术研发人员：马继荣，
申请(专利权)人：北京紫光青藤微系统有限公司，
类型：发明
国别省市：