一种PCIE设备链路速率匹配方法、片上系统和计算机设备技术方案

本发明专利技术公开了一种PCIE设备链路速率匹配方法，应用于集成了至少两个PCIE控制器的片上系统，每个PCIE控制器均连接有对应的寄存器，具体步骤包括：获取目标均衡值，分别对每个寄存器写入对应的目标均衡值并进行链路初始化，从而调整外设和片上系统通信时的链路速率，同时公开了一种片上系统，包括至少两个PCIE控制器以及与PCIE控制器一一对应的寄存器，还包括管理器，用于获取每个PCIE控制器的均衡值，分别对每个寄存器写入对应的均衡值并进行链路初始化，训练得到每个PCIE控制器的目标均衡值，使得外设和片上系统通信时达到目标速率。本发明专利技术可以避免使用默认均衡值初始化PCIE链路带来的掉速问题，能够实现PCIE设备链路速率动态均衡。动态均衡。动态均衡。

【技术实现步骤摘要】
一种PCIE设备链路速率匹配方法、片上系统和计算机设备


[0001]本专利技术涉及芯片
，尤其涉及一种PCIE设备链路速率匹配方法、片上系统和计算机设备。

技术介绍

[0002]由于电子产品的传输速度不断提高，信号完整性的问题越来越严重，一方面由于链路通道走线距离较长，导致高速信号衰减过大，在接收端无法得到张开的眼图，另一方面，为了节约成本，电子产品普遍使用普通的FR4板材以及廉价的接插件，信号在经过多次连接和传输后衰竭严重。因此提出了均衡器(Equalization，EQ)技术，以补偿长链路时高速信号的衰减。
[0003]目前，对于PCIE设备，一般使用默认的均衡值初始化PCIE链路，补偿信号的传输通道对高速信号带来的损耗，以在接收端获得最好的信号质量。但是随着PCIE接口版本的进步，PCIE设备所支持的最大速率越来越大，因此使用默认的均衡值初始化PCIE链路之后，极有可能导致PCIE链路速率与PCIE设备所支持的最大速率不匹配，导致PCIE设备出现掉速的现象。

技术实现思路

[0004]本专利技术要解决的技术问本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PCIE设备链路速率匹配方法，其特征在于，所述方法应用于片上系统，所述片上系统集成了至少两个PCIE控制器，每个PCIE控制器均连接有对应的寄存器，所述片上系统与外设建立有通信连接；所述方法具体步骤包括：获取每个PCIE控制器的目标均衡值，将所述目标均衡值写入对应的寄存器，以调整所述片上系统与所述外设在通信时的链路速率。2.根据权利要求1所述的PCIE设备链路速率匹配方法，其特征在于，获取每个PCIE控制器的目标均衡值具体包括：对每个PCIE控制器的所有均衡值进行训练得到最优训练结果，并将最优训练结果对应的均衡值作为每个PCIE控制器的目标均衡值，基于所述目标均衡值，所述片上系统与所述外设在通信时的链路速率达到目标速率。3.根据权利要求1所述的PCIE设备链路速率匹配方法，其特征在于，所述方法还包括：获取所述外设的设备信息，所述外设的设备信息指示了所述外设与所述片上系统支持的交互方式；在所述外设与所述片上系统支持的交互方式为第一方式的情况下，执行获取每个PCIE控制器的目标均衡值，将所述目标均衡值写入对应的寄存器的步骤。4.根据权利要求3所述的PCIE设备链路速率匹配方法，其特征在于，所述方法还包括：在所述外设与所述片上系统支持的交互方式为第二方式的情况下，将每个PCIE控制器的默认均衡值写入对应的寄存器，以设置所述片上系统与所述外设在通信时的链路速率。5.根据权利要求2所述的PCIE设备链路速率匹配方法，其特征在于，对每个PCIE控制器的所有均衡值进行训练得到最优训练结果具体包括以下步骤：分别从每个PCIE控制器的均衡值区间中选取一个均衡值，用被选取的均衡值初始化对应的PCIE控制器并写入对应的寄存器，得到当前链路速率；若当前链路速率小于所述目标速率，继续执行分别从每个PCIE控制器的均衡值区间中选取一个均衡值，用被选取的均衡值初始化对应的PCIE控制器并写入对应的寄存器的步骤，直到当前链路速率和所述目标速率相同，将当前链路速率对应的均衡值作为最优训练结果。6.根据权利要求2所述的PCIE设备链路速率匹配方法，其特征在于，对每个PCIE控制器的所有均衡值进行训练得到最优训练结果具体包括以下步骤：获取至少两个预设的均衡值组合，所述均衡值组合包括与每个PCIE控制器一一对应的预设均衡值，依次将所述均衡值组合初始化PCIE控制器并写入寄存器，若得到和所述目标速率相同的链路速率，所述链路速率对应的均衡值为最优训练结果，停止将后续均衡值组合初始化PCIE控制器并写入...

【专利技术属性】
技术研发人员：韦昌政，李信德，杨维韬，王培，何敏，袁三燕，屈丽婵，王烨南，
申请(专利权)人：飞腾信息技术有限公司，
类型：发明
国别省市：