【技术实现步骤摘要】
一种基于特征值化虚拟熔丝的安全切断方法及装置
[0001]本专利技术涉及安全数字量输出型板卡，尤其是涉及一种基于特征值化虚拟熔丝的安全切断方法及装置。
技术介绍
[0002]目前在安全数字量输出型板卡上具有一种故障保持的设计，该设计的目的是为了防止有故障的板卡在未完全定位问题和解决问题的情况下又恢复工作。实现故障保持的方法，主要是通过软件输出熔断指令去熔断硬件熔丝来断开输出供电。这种方法虽然能达到很好的故障保持的效果，但是熔断硬熔丝的熔断指令有可能存在误触发，有可能并不是板卡自身故障产生导致的。而且熔断硬熔丝的方式对于现场维护也带来了不便(需常备熔丝和相应的检测设备)，这对于需要短期修复的场景并不友好。综上所述，该现有技术存在以下几个明显缺点：
[0003]1，需要设计硬件电路来实现硬件熔丝熔断功能。
[0004]2，对于熔丝的熔断能力需要设计专门检测电路。
[0005]3，需要备品备件以及检测设备，增加维护费用。
[0006]4，更换熔丝会增加维护时长。
[0007]5，误触会扩大非必要的检测范围。
技术实现思路
[0008]本专利技术的目的就是为了克服上述现有技术存在的缺陷而提供一种基于特征值化虚拟熔丝的安全切断方法及装置，不仅满足故障保持的要求，同时安全高效且设计极简化。
[0009]本专利技术的目的可以通过以下技术方案来实现：
[0010]根据本专利技术的第一方面，提供了一种基于特征值化虚拟熔丝的安全切断方法，该方法包括以下步骤：>[0011]步骤S1，双通道软件各自自检；
[0012]步骤S2，软件的自检结果特征值存储到软件专属的非易失性存储区；
[0013]步骤S3，双通道硬件各自自检；
[0014]步骤S4，硬件的自检结果特征值存储到硬件专属的非易失性存储区；
[0015]步骤S5，对所用到的非易失性存储区做读写能力自检；
[0016]步骤S6，非易失性存储区的自检结果特征值存储到内存区；
[0017]步骤S7，通过双通道间的数据通道交互所有软硬件自检结果特征值，并存储到对方的非易失性存储区；
[0018]步骤S8，通过融合算法将这些特征值组成具有唯一正确性的冗余码值；
[0019]步骤S9，在双通道的定时中断中，根据各自冗余码的每个bit位值分时设置GPIO；
[0020]步骤S10，GPIO定时输出送给移位寄存器的同时对通道触发本通道移位信号；
[0021]步骤S11，经移位寄存器串并转换后冗余码信息与数值比较器做比较，如果预设状
态与冗余码信息一致则输出，不一致则不输出。
[0022]作为优选的技术方案，所述的步骤S1，双通道软件各自自检具体为：每个通道根据原有的软件自检逻辑进行软件的在线自检，把自检结果反映到软件特征值上。
[0023]作为优选的技术方案，软件的自检故障信息以及运行过程中检测到的故障信息都反馈到软件可写入的软件专属的非易失性存储区。
[0024]作为优选的技术方案，所述的步骤S3，双通道硬件各自自检具体为：每个通道根据原有的硬件自检逻辑进行硬件的在线自检，把自检结果反映到硬件特征值上。
[0025]作为优选的技术方案，硬件的自检故障信息以及运行过程中检测到的故障信息都反馈到软件可写入的硬件专属的非易失性存储区。
[0026]作为优选的技术方案，所述的步骤S5，对所用到的非易失性存储区做读写能力自检具体为：
[0027]对所用到的非易失性存储区进行全0、全1和随机值的读写检测。
[0028]作为优选的技术方案，所述的读写检测包括特征值的暂存区和专属区，先检测暂存区，后检测专属区，特征值在对应区域自检时要进行转移操作，从而保证特征值在专属区自检前后保持不变。
[0029]作为优选的技术方案，该方法通过双CPU通道故障信息互校与存储。
[0030]作为优选的技术方案，该方法的软硬件故障能通过特征值编码的方式及时有效的切断输出。
[0031]根据本专利技术的第二方面，提供了一种基于特征值化虚拟熔丝的安全切断装置，该装置包括：
[0032]软件自检模块，用于双通道软件各自自检；
[0033]软件自检结果存储模块，用于将软件的自检结果特征值存储到软件专属的非易失性存储区；
[0034]硬件自检模块，用于双通道硬件各自自检；
[0035]硬件自检结果存储模块，用于将硬件的自检结果特征值存储到硬件专属的非易失性存储区；
[0036]读写能力自检模块，用于对所用到的非易失性存储区做读写能力自检；
[0037]存储自检结果存储模块，用于将非易失性存储区的自检结果特征值存储到内存区；
[0038]交互模块，用于通过双通道间的数据通道交互所有软硬件自检结果特征值，并存储到对方的非易失性存储区；
[0039]冗余码生成模块，用于通过融合算法将这些特征值组成具有唯一正确性的冗余码值；
[0040]GPIO设置模块，用于在双通道的定时中断中，根据各自冗余码的每个bit位值分时设置GPIO；
[0041]移位寄存器串行转并行模块，用于GPIO定时输出送给移位寄存器的同时对通道触发本通道移位信号；
[0042]比较模块，用于经移位寄存器串并转换后冗余码信息与数值比较器做比较，如果预设状态与冗余码信息一致则输出，不一致则不输出。
[0043]根据本专利技术的第三方面，提供了一种电子设备，包括存储器和处理器，所述存储器上存储有计算机程序，所述处理器执行所述程序时实现所述的方法。
[0044]根据本专利技术的第四方面，提供了一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现所述的方法。
[0045]与现有技术相比，本专利技术具有以下优点：
[0046]1、本专利技术设计了一种基于特征值化虚拟熔丝的安全输出切断方法。
[0047]2、本专利技术硬件电路依赖性减弱，简单的移位寄存器和数值比较器即可实现。
[0048]3、本专利技术无需真实硬件熔丝，减少了维护成本。
[0049]4、本专利技术软硬件故障能通过特征值编码的方式及时有效的切断输出，达到反应故障安全的目的。
[0050]5、本专利技术软硬件切断处理可同时发生，不需要等软件给硬件的切断指令发出后再使软件进入不输出状态。
[0051]6、本专利技术故障保持不需要通过永久性物理切断来实现。
附图说明
[0052]图1为系统模块结构示意图；
[0053]图2为本专利技术方法的流程图；
[0054]图3为本专利技术装置的功能模块示意图。
具体实施方式
[0055]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于特征值化虚拟熔丝的安全切断方法，其特征在于，该方法包括以下步骤：步骤S1，双通道软件各自自检；步骤S2，软件的自检结果特征值存储到软件专属的非易失性存储区；步骤S3，双通道硬件各自自检；步骤S4，硬件的自检结果特征值存储到硬件专属的非易失性存储区；步骤S5，对所用到的非易失性存储区做读写能力自检；步骤S6，非易失性存储区的自检结果特征值存储到内存区；步骤S7，通过双通道间的数据通道交互所有软硬件自检结果特征值，并存储到对方的非易失性存储区；步骤S8，通过融合算法将这些特征值组成具有唯一正确性的冗余码值；步骤S9，在双通道的定时中断中，根据各自冗余码的每个bit位值分时设置GPIO；步骤S10，GPIO定时输出送给移位寄存器的同时对通道触发本通道移位信号；步骤S11，经移位寄存器串并转换后冗余码信息与数值比较器做比较，如果预设状态与冗余码信息一致则输出，不一致则不输出。2.根据权利要求1所述的一种基于特征值化虚拟熔丝的安全切断方法，其特征在于，所述的步骤S1，双通道软件各自自检具体为：每个通道根据原有的软件自检逻辑进行软件的在线自检，把自检结果反映到软件特征值上。3.根据权利要求1所述的一种基于特征值化虚拟熔丝的安全切断方法，其特征在于，软件的自检故障信息以及运行过程中检测到的故障信息都反馈到软件可写入的软件专属的非易失性存储区。4.根据权利要求1所述的一种基于特征值化虚拟熔丝的安全切断方法，其特征在于，所述的步骤S3，双通道硬件各自自检具体为：每个通道根据原有的硬件自检逻辑进行硬件的在线自检，把自检结果反映到硬件特征值上。5.根据权利要求4所述的一种基于特征值化虚拟熔丝的安全切断方法，其特征在于，硬件的自检故障信息以及运行过程中检测到的故障信息都反馈到软件可写入的硬件专属的非易失性存储区。6.根据权利要求1所述的一种基于特征值化虚拟熔丝的安全切断方法，其特征在于，所述的步骤S5，对所用到的非易失性存储区做读写能力自检具体为：对所用到的非易失性存储区进行全0、全1和随...
【专利技术属性】
技术研发人员：陈宣航，张立鹏，张薇，周宇恒，王建涛，张辉，华晴，米晓煜，
申请(专利权)人：卡斯柯信号有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。