一种支持异构集成电路并行测试的系统和方法技术方案

本发明专利技术公开了一种支持异构集成电路并行测试的系统和方法，包括ATE Host、Runtime、DUT和TIM，所述ATE包括Test Group，所述ATE Host与Runtime双向连接，所述Runtime与TIM双向连接，所述DUT包括BlockA和BlockB，所述DUT通过BlockA和BlockB与TIM对应连接。通过上述方法，测试工程师编写测试用例的时候，不需要关注TIM的资源，DUT数目，只需要合理描述Test Item的测试任务图即可，Runtime会根据实际资源进行合理调度，有效提高测试效率，通用的并行测试Item，对于不同数目和能力的TIM，DUT不需要修改测试程序即可实现动态的并行调度，通过设置的Runtime能够最大限度的实现TIM资源的高效利用，通过并行调度提高测试效率，能够实现一次测试程序创建，多种平台并行处理，提高测试程序编程效率。试程序编程效率。试程序编程效率。

【技术实现步骤摘要】
一种支持异构集成电路并行测试的系统和方法


[0001]本专利技术属于集成电路测试
，具体涉及一种支持异构集成电路并行测试的系统和方法。

技术介绍

[0002]随着半导体工艺的提升，半导体集成电路规模越来越大，集成度越来越高，SOC和SIP集成了越来越多的IP Core，此类集成电路中存在ARM，DSP，CodeC，Audio，Video，RF等异构的处理单元，对于此类集成电路的FT测试也越来越复杂，测试时间也越来越长，极大影响半导体集成电路的测试效率和产能。
[0003]支持此类半导体集成电路测试的ATE，需要提供不同的TIM(Test Instrumental Module)来生成测试向量，同时也需要采集测试结果进行分析，或者图形化显示。所以ATE的处理模块往往是异构的，同时ATE需要针对多个测试Sites进行并行测试来提高UPH，这样对ATE异构资源的并行处理，成为ATE资源利用率或者运行效率的关键。
[0004]通过查阅资料得知，当前ATE并行测试的设计，不得不考虑如下约束，测试向量和测试顺序的编程，必须考虑ATE的架构，能够把不同的Test Item映射到不同的TIM上，当DUT的数量测试程序不得不做适配修改，当ATE的TIM数目发生变化时(不同规格的设备)，测试程序不得不做适配修改，当测试项即Test Item数目发生变化时，为了提高测试效率，需要考虑其在TIM上的映射，无法根据可用的TIM资源，动态分配Test Item粒度的大小，不能做到充分的利用TIM资源。

技术实现思路

[0005]针对现有技术存在的不足，本专利技术目的是提供一种支持异构集成电路并行测试的系统和方法，解决了测试向量和测试顺序的编程，必须考虑ATE的架构，能够把不同的Test Item映射到不同的TIM上，当DUT的数量测试程序不得不做适配修改，当ATE的TIM数目发生变化时(不同规格的设备)，测试程序不得不做适配修改，当测试项即Test Item数目发生变化时，为了提高测试效率，需要考虑其在TIM上的映射，无法根据可用的TIM资源，动态分配Test Item粒度的大小，不能做到充分的利用TIM资源的问题。
[0006]为实现上述目的，本专利技术提供如下技术方案：一种支持异构集成电路并行测试的系统，包括ATE Host、Runtime、DUT和TIM，所述ATE包括Test Group，所述ATE Host与Runtime双向连接，所述Runtime与TIM双向连接，所述DUT包括BlockA和BlockB，所述DUT通过BlockA和BlockB与TIM对应连接。
[0007]优选的，所述ATE Host内部的Test Group是可以“并行”或“串行”执行的任务组，通过一套通用的方法创建需要在不同TIM上处理，在不同数目DUT上运行的有向无环测试任务图。
[0008]优选的，所述Runtime是一个动态调度平台，通过解析测试任务Test Group、监控可用TIM资源、存储资源、总线资源和监控DUT数目，基于一定的调度算法完成任务的并行化
调度。
[0009]一种支持异构集成电路并行测试的方法，包括以下步骤：
[0010]S1：CreateTestItem：创建“Test Item”，必须是可以独立运行，且每次调度执行后是run tocomplete(不能被打断和挂起)。
[0011]S2：CreateTestItemGroup：创建“Test Item”组。
[0012]S3：AddTestItemToGroup：增加“test item”到指定的group。
[0013]S4：DelTestItemFromGroup：从指定group中删除item。
[0014]S5：RunGroup：开始执行指定的group。
[0015]优选的，所述S1步骤中对于不同执行单元的Test Item，需要按照不同类型创建，比如DSP的test item，Analog的test item，FPGA的Test Item。
[0016]优选的，所述S2步骤中所创建“Test Item”组为并行组、串行组、循环执行组和单个Test Item中的一种。
[0017]优选的，所述S3步骤中对于并行group，此新增的test item必须是可以并行执行的，对于串行group，必须指定此Test Item依赖的item。
[0018]优选的，所述S5步骤中支持group到指定的TIM或DUT，支持指定最大并行度调度，group为最小调度单位，即使只有一个test item也必须先创建一个group进行run。
[0019]与现有技术相比，本专利技术的有益效果是：
[0020]1、通过上述方法，测试工程师编写测试用例的时候，不需要关注TIM的资源，DUT数目，只需要合理描述Test Item的测试任务图即可，Runtime会根据实际资源进行合理调度，有效提高测试效率，通用的并行测试Item，对于不同数目和能力的TIM，DUT不需要修改测试程序即可实现动态的并行调度。
[0021]2、通过设置的Runtime能够最大限度的实现TIM资源的高效利用，通过并行调度提高测试效率，轻量级的Runtime(Run to Complete)相比嵌入式OS，可以减少不必要的处理资源，存储资源，降低测试能耗，能够实现一次测试程序创建，多种平台并行处理，提高测试程序编程效率。
附图说明
[0022]图1为本专利技术的系统框图示意图；
[0023]图2为本专利技术的运行流程示意图。
具体实施方式
[0024]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0025]实施例一：
[0026]请参阅图1，本专利技术提供一种技术方案：一种支持异构集成电路并行测试的系统，包括ATE Host、Runtime、DUT和TIM，所述ATE Host包括Test Group，所述ATE Host与Runtime双向连接，所述Runtime与TIM双向连接，所述DUT包括BlockA和BlockB，所述DUT通
过BlockA和BlockB与TIM对应连接，所述ATE Host内部的Test Group是可以“并行”或“串行”执行的任务组，通过一套通用的方法创建需要在不同TIM上处理，在不同数目DUT上运行的有向无环测试任务图，所述Runtime是一个动态调度平台，通过解析测试任务Test Group、监控可用TIM资源、存储资源、总线资源和监控DUT数目，基于一定的调度算法完成任务的并行化调度。
[0027]一种支持异构集成电路并行测试的方法，包括以下步骤：
[0028]S1：CreateT本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种支持异构集成电路并行测试的系统，其特征在于：包括ATE Host、Runtime、DUT和TIM，所述ATE包括Test Group，所述ATE Host与Runtime双向连接，所述Runtime与TIM双向连接，所述DUT包括BlockA和BlockB，所述DUT通过BlockA和BlockB与TIM对应连接。2.根据权利要求1所述的一种支持异构集成电路并行测试的系统，其特征在于：所述ATE Host内部的Test Group是可以“并行”或“串行”执行的任务组，通过一套通用的方法创建需要在不同TIM上处理，在不同数目DUT上运行的有向无环测试任务图。3.根据权利要求1所述的一种支持异构集成电路并行测试的系统，其特征在于：所述Runtime是一个动态调度平台，通过解析测试任务Test Group、监控可用TIM资源、存储资源、总线资源和监控DUT数目，基于一定的调度算法完成任务的并行化调度。4.一种支持异构集成电路并行测试的方法，其特征在于：包括以下步骤：S1：CreateTestItem：创建“Test Item”，必须是可以独立运行，且每次调度执行后是run tocomplete(不能被打断和挂起)；S2：CreateTestItemGroup：创建“Test Item”组；S...

【专利技术属性】
技术研发人员：高磊，
申请(专利权)人：芯庆科技上海有限责任公司，
类型：发明
国别省市：