一种48Gbsps超高带宽视频编解码处理系统及方法技术方案

本发明专利技术公开48Gbsps超高带宽视频编解码处理系统，包括依次连接输入接口模块、第一处理模块、FPGA主处理模块、第二处理模块和输出接口模块，以及数据存储模块和电源模块；输入接口模块接收超高带宽视频信号；第一处理模块将接收的超高带宽视频信号解码后输到FPGA主处理模块；FPGA主处理模块对超高带宽视频信号输入输出以及超高带宽视频信号转换控制；第二处理模块将接收到的超高带宽视频信号编码后输到输出接口模块后输出；数据存储模块缓存视频流数据和FPGA上电后程序；电源模块实现系统供电。本发明专利技术实现48Gbps，单通道吞吐量达到12Gbps，传输速率每帧达到819.2MB/S的超高带宽数据的传输和处理。宽数据的传输和处理。宽数据的传输和处理。

【技术实现步骤摘要】
一种48Gbsps超高带宽视频编解码处理系统及方法


[0001]本专利技术涉及一种视频编解码处理系统及方法，尤其涉及一种48Gbsps超高带宽视频编解码处理系统及方法。

技术介绍

[0002]随着高清音视频产业的快速发展，消费者对于视频清晰度的要求越来越高，随之而来意味着视频数据量越来越大，视频信号处理系统对视频信号的编解码处理和传输更需要达到低时延、高带宽的要求。
[0003]HDMI，高清晰度多媒体接口是一种全数位化影像和声音传送接口，已经大量应用在我们的工作与生活中。HDMI具有接口小，在通信链路中可以实时传输视频、音频、以及CEC等辅助信息的优点，同时HDMI还具有支持HDCP功能，可实现高带宽数字内容保护，方便满足各种场合的应用需求。最新HDMI2.1标准可以支持到8K 60Hz。
[0004]目前的视频编解码处理系统在处理低时延、高带宽的视频信号中仍显不足，针对超高带宽如HDMI2.1标准，视频信号的采集速率越来越高，而且图像数据量也越来越大，目前视频编解码处理系统无法满足超高带宽数据量和实时性的要求，因此设计一种超高带宽视频编解码处理系统具有十分重要的意义。

技术实现思路

[0005]专利技术目的：本专利技术旨在提供一种48Gbsps超高带宽视频编解码处理系统及方法，解决现有技术中超高带宽视频数据流处理速度低的问题。
[0006]技术方案：本专利技术所述的48Gbsps超高带宽视频编解码处理系统，包括依次连接的超高带宽视频信号输入接口模块、第一超高带宽视频信号处理模块、FPGA主处理模块、第二超高带宽视频信号处理模块、超高带宽视频信号输出接口模块，与FPGA主处理模块连接的数据存储模块，与各模块均连接的电源模块；
[0007]超高带宽视频信号输入接口模块接收超高带宽视频信号；第一超高带宽视频信号处理模块将接收到的超高带宽视频信号解码，然后输出到FPGA主处理模块；FPGA主处理模块实现对超高带宽视频信号输入输出以及超高带宽视频信号转换的控制；第二超高带宽视频信号处理模块将接收到的FPGA主处理模块输出的第二超高带宽视频信号编码，然后输出到超高带宽视频信号输出接口模块；超高带宽视频信号输出接口模块完成超高带宽视频信号的传输和处理；数据存储模块用于缓存超高带宽视频流数据和FPGA主处理模块上电后运行的程序；电源模块实现对视频编解码处理系统的供电。
[0008]第一超高带宽视频信号处理模块的解码为将输入的高带宽视频信号按照固定解码比例格式解码成并行图像数据、并行时钟信号、行场同步信号和有效显示数据选通信号。
[0009]第二超高带宽视频信号处理模块编码为解码逆过程，将并行图像数据和并行的时钟数据编码为并行信号，然后通过串化器按照给定比例转化为差分串行数据和差分时钟信号。
[0010]数据存储模块包括DDR存储模块和FLASH模块；所述DDR存储模块用于缓存超高带宽视频流数据实现数据处理；FLASH存储模块用于FPGA主处理模块中FPGA程序的存储，处理系统通过SPI接口实现上电后程序运行。
[0011]本专利技术所述的48Gbsps超高带宽视频编解码处理方法，包括以下步骤：
[0012](1)通过超高带宽视频信号输入接口模块将超高带宽视频信号输入到第一超高带宽视频信号处理模块；
[0013](2)第一超高带宽视频信号处理模块将接收的超高带宽视频信号解码处理转换成视频数据流，并将解码后视频数据流输出至FPGA主处理模块；
[0014](3)FPGA主处理模块控制解码后视频数据流输出到第二超高带宽视频信号处理模块；
[0015](4)第二超高带宽视频信号处理模块将解码后视频数据流按照固定编码比例格式编码成特定格式的超高带宽视频信号；
[0016](5)编码后的超高带宽视频信号输出到超高带宽视频信号输出接口模块完成超高带宽视频信号的传输和处理。
[0017]步骤(2)解码为将输入的高带宽视频信号按照固定解码比例格式解码成并行图像数据、并行时钟信号、行场同步信号和有效显示数据选通信号。
[0018]步骤(4)编码为解码逆过程，将并行图像数据和并行的时钟数据编码为并行信号，然后通过串化器按照给定比例转化为差分串行数据和差分时钟信号。
[0019]有益效果：与现有技术相比，本专利技术具有如下显著优点：实现48Gbps超高带宽，单通道吞吐量可以达到约12Gbps，数据传输速率每帧可达到819.2MB/S，在工业显示和实时监控等专业显示领域应用前景广泛，具有巨大的市场应用价值。
附图说明
[0020]图1为本专利技术系统的方框图；
[0021]图2为本专利技术实施例第一超高带宽视频信号处理模块的方框图；
[0022]图3为本专利技术实施例第二超高带宽视频信号处理模块的方框图。
具体实施方式
[0023]下面结合附图对本专利技术的技术方案作进一步说明。
[0024]由图1可知，本专利技术的一种48Gbsps的超高带宽视频编解码处理系统，包括依次连接的超高带宽视频信号输入接口模块、第一超高带宽视频信号处理模块、FPGA主处理模块、第二超高带宽视频信号处理模块、超高带宽视频信号输出接口模块，与FPGA主处理模块连接的数据存储模块，与各模块均连接的电源模块；
[0025]超高带宽视频信号输入接口模块接收第一超高带宽视频信号；第一超高带宽视频信号处理模块将接收到的第一超高带宽视频信号解码，然后输出到FPGA主处理模块；FPGA主处理模块实现对超高带宽视频信号输入输出以及超高带宽视频信号转换的控制；第二超高带宽视频信号处理模块将接收到的FPGA主处理模块输出的第二超高带宽视频信号编码，然后输出到超高带宽视频信号输出接口模块完成超高带宽视频信号的传输和处理；数据存储模块用于缓存超高带宽视频流数据和FPGA上电后运行的程序；电源模块实现对视频编解
码处理系统的供电。
[0026]数据存储模块包括DDR存储模块和FLASH模块；所述DDR存储模块用于缓存超高带宽视频流数据实现数据处理；FLASH存储模块用于FPGA主处理模块中FPGA程序的存储，处理系统通过SPI接口实现上电后程序运行。
[0027]本实施例中，FPGA主处理模块为基于XILINX K7系列的FPGA芯片核心控制器模块以及搭载的控制器配置模块。此芯片作为一款高性能的现场可编程FPGA，通过灵活配置组合的可编程资源，用于实现输入输出接口信号处理，同时提供了丰富的专用时钟与布线资源，实现复杂、高速的数字逻辑电路。该模块包括16个高速GTX数据传输Serdes接口，单通道速率达12.5Gbps，适合超高带宽的数据信号的接收和发送，同时集成了串并转换模块，可以针对不同的输入信号进行解码和处理。该模块满足本文设计的超高带宽视频信号多缓存架构处理系统的功能需求。
[0028]超高带宽视频信号输入接口模块用来接收超高带宽视频信号并将超高带宽视频信号接入超高带宽视频处理模块进行解码处理。超高带宽视频信号输出接口模块用来传输经第二超本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种48Gbsps超高带宽视频编解码处理系统，其特征在于，包括依次连接的超高带宽视频信号输入接口模块、第一超高带宽视频信号处理模块、FPGA主处理模块、第二超高带宽视频信号处理模块、超高带宽视频信号输出接口模块，与FPGA主处理模块连接的数据存储模块，与各模块均连接的电源模块；所述超高带宽视频信号输入接口模块接收第一超高带宽视频信号；所述第一超高带宽视频信号处理模块将接收到的第一超高带宽视频信号解码，然后输出到FPGA主处理模块；所述FPGA主处理模块实现对超高带宽视频信号输入输出以及超高带宽视频信号转换的控制；所述第二超高带宽视频信号处理模块接受来自FPGA主处理模块输出的第二超高带宽视频信号并编码，然后输出到超高带宽视频信号输出接口模块完成超高带宽视频信号的传输和处理；所述数据存储模块用于缓存超高带宽视频流数据和FPGA主处理模块上电后的程序；所述电源模块实现对视频编解码处理系统供电。2.根据权利要求1所述的48Gbsps超高带宽视频编解码处理系统，其特征在于：所述第一超高带宽视频信号处理模块的解码为将输入的第一高带宽视频信号按照固定解码比例格式解码成并行图像数据、并行时钟信号、行场同步信号和有效显示数据选通信号。3.根据权利要求2所述的48Gbsps超高带宽视频编解码处理系统，其特征在于：所述第二超高带宽视频信号处理模块编码为解码逆过程，将并行图像数据和并行的时钟数据编码为并行信号，然后通过串化器按照给定比例转化为差分串行数据和差分时钟信号。4.根据权利要求...

【专利技术属性】
技术研发人员：贾庆生，杜柏霖，张琛，沈佳洁，魏伟，
申请(专利权)人：南京熊猫电子股份有限公司，
类型：发明
国别省市：