一种数据转换装置以及一种高画质多媒体接口接收装置，该数据转换装置包含存储电路与频率调整电路。存储电路用以依据第一时钟存储高画质多媒体接口信号中的像素数据，及依据第二时钟输出影像数据。频率调整电路用以依据该高画质多媒体接口信号中的控制信号及该第二时钟调整该第二时钟，并将调整后的该第二时钟传输至该存储电路。传输至该存储电路。传输至该存储电路。
【技术实现步骤摘要】
数据转换装置与高画质多媒体接口接收装置
[0001]本专利技术涉及一种数据转换的装置，特别涉及一种将操作于固定时钟域的高画质多媒体接口信号转换至像素时钟域的数据转换装置。
技术介绍
[0002]根据高画质多媒体接口(high definition multimedia interface，HDMI)标准的定义中，HDMI传送装置发送的HDMI信号被HDMI接收装置接收后，会由HDMI传送装置的传送时钟域转换为HDMI接收装置的接收时钟域后送至播放装置。为了不使HDMI接收装置接收过多数据产生上溢(overflow)情形，或输出太快而产生下溢(underflow)情形，如何调整HDMI接收装置的接收时钟已成为本领域极欲解决的问题之一。
技术实现思路
[0003]本专利技术公开一种数据转换装置，其包含存储电路与频率调整电路。存储电路用以依据第一时钟存储高画质多媒体接口(high definition multimedia interface，HDMI)信号中的像素数据，及依据第二时钟输出影像数据。频率调整电路用以依据HDMI信号中的控制信号及该第二时钟调整第二时钟，并将调整后的第二时钟传输至存储电路。
[0004]本专利技术还公开一种HDMI接收装置，其包含解码装置与数据转换装置。解码装置用以接收HDMI信号以产生操作于第一时钟的时钟域的第一控制信号及像素数据。数据转换装置用以接收第一时钟、第一控制信号及像素数据，并产生操作于第二时钟的时钟域的第二控制信号与影像数据，其中数据转换装置依据第一控制信号与第二时钟调整第二时钟。
[0005]相较于现有技术，利用本申请的数据转换与HDMI接收装置可以实时调整像素时钟，并且依据像素时钟有效率地输出影像数据，以避免HDMI接收装置的输出与接收产生上溢或下溢的情形。
附图说明
[0006]图1为本专利技术一些实施例中，高画质多媒体接口(high definition multimedia interface，HDMI)接收装置的示意图。
[0007]图2为本专利技术一些实施例中，HDMI接收装置中的数据转换装置的示意图。
[0008]符号说明
[0009]10：HDMI接收装置
[0010]PHY：实体层装置
[0011]100：解码装置
[0012]S1：HDMI信号
[0013]S2：影像信号
[0014]200：数据转换装置
[0015]220：存储电路
[0016]240：频率调整电路
[0017]245：数据计算器
[0018]246：写入指标单元
[0019]247：读出指标单元
[0020]248：误差产生器
[0021]250：频率设定器
[0022]255：锁相回路
[0023]260：格式产生电路
[0024]CLK1：FRL时钟
[0025]CLK2：像素时钟
[0026]D1：像素数据
[0027]D2：影像数据
[0028]C1：控制信号
[0029]C2：控制信号
[0030]V1：数据有效信号
[0031]WV：写入值
[0032]RV：读出值
[0033]WL：水位值
[0034]N：时钟控制信号
[0035]RCLK：参考时钟
[0036]HSYNC1：水平同步信号
[0037]VSYNC1：垂直同步信号
[0038]RC：数据压缩比信号
[0039]HSYNC2：水平同步信号
[0040]VSYNC2：垂直同步信号
[0041]DE：致能信号
具体实施方式
[0042]图1为HDMI接收装置10的示意图。HDMI接收装置10用以接收从HDMI传输装置(未示出)传输的HDMI信号S1，并将HDMI信号S1转换成影像信号S2输出。其中HDMI信号S1包含固定速率链路(fixed rate link，FRL)时钟CLK1、像素数据D1与控制信号C1，及影像信号S2包含像素时钟CLK2、影像数据D2与控制信号C2。在一些实施例中，像素数据D1与影像数据D2为RGB数据。
[0043]HDMI接收装置10包含实体层装置PHY、解码装置100与数据转换装置200。实体层装置PHY用以接收HDMI信号S1，并通过实体层装置PHY中的时钟回复电路得到FRL时钟CLK1。实体层装置PHY将FRL时钟CLK1与HDMI信号S1传输至解码装置100。解码装置100将HDMI信号S1解码成控制信号C1、数据有效信号V1与像素数据D1。
[0044]数据转换装置200接收FRL时钟CLK1、控制信号C1、数据有效信号V1与像素数据D1，并输出像素时钟CLK2、影像数据D2与控制信号C2。其中，影像数据D2与控制信号C2属于像素
时钟CLK2的时钟域。数据转换装置200用以依据FRL时钟CLK1存储像素数据D1，并依据像素时钟CLK2输出影像数据D2。数据转换装置200用以调整像素时钟CLK2，使影像数据D2与控制信号C2可在不同的时间依据不同的像素时钟CLK2被输出。
[0045]在一些实施例中，数据转换装置200具有先进先出(first in first out，FIFO)暂存器，其用以存储接收到的像素数据D1，并依据像素时钟CLK2将FIFO暂存器中的像素数据D1按序输出为影像数据D2。
[0046]然而，FIFO暂存器的存储空间终究有限。在一些现有技术中，HDMI接收装置无法有效率地调整像素时钟，使得当HDMI接收装置输出影像数据的速率低于存储像素数据的速率时，FIFO暂存器因为存储的像素数据多于输出的影像数据而造成上溢(overflow)的情形。或是当HDMI接收装置输出影像数据的速率高于存储像素数据的速率时，FIFO暂存器因为输出的影像数据多于存储的像素数据而造成下溢(underflow)的情形。
[0047]相较于现有技术，本专利技术提供的数据转换装置200与HDMI接收装置10具有能够更有效地调整像素时钟CLK2的功能以避免上述上溢或下溢的情形发生。其细节说明如下。
[0048]参考图2。图2为依据本专利技术一些实施例的数据转换装置200的示意图。数据转换装置200包含存储电路220、频率调整电路240与格式产生电路260。
[0049]在一些实施例中，存储电路220包含FIFO暂存器。存储电路220依据FRL时钟CLK1、控制信号C1中的数据压缩比信号RC与数据有效信号V1存储像素数据D1。在一些实施例中，当数据有效信号V1对应第一位准时，代表存储电路220接收到有效的像素数据D1，此时存储电路220将接收的像素数据D1存储。相对地，当数据有效信号V1对应第二位准(与第一位准不同)时，代表存储电路220接收到非有效的像素数据D1，例如为间隙字符，此时存储电路220不执行存储操作。
[0050]存储电路220依本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种数据转换装置，包含：一存储电路，用以依据一第一时钟存储一高画质多媒体接口信号中的一像素数据，及依据一第二时钟输出一影像数据；及一频率调整电路，用以依据该高画质多媒体接口信号中的一控制信号及该第二时钟调整该第二时钟，并将调整后的该第二时钟传输至该存储电路。2.如权利要求1所述的数据转换装置，其中该频率调整电路包含：一数据计算器，用以依据该第一时钟、该控制信号及该第二时钟输出一水位值；及一锁相回路，用以依据该水位值输出该第二时钟。3.如权利要求2所述的数据转换装置，其中该水位值代表该存储电路已存储的该像素数据的累积数量与已输出的该影像数据的累积数量的一差值。4.如权利要求2所述的数据转换装置，其中该频率调整电路还包含：一频率设定器，用以依据该水位值产生一时钟控制信号至该锁相回路，其中该锁相回路依据该时钟控制信号与一参考时钟输出该第二时钟。5.如权利要求2所述的数据转换装置，还包含：一格式产生电路，用以依据该第二时钟与该控制信号产生一致能信号至该存储电路，其中该存储电路还依据该致能信号与该第二时钟输出该影像数据。6.一种高画质多媒体接口接收装置，包含：一解码装置，用以接收一高画质多媒体接口信号以产生操作于一第一时钟的时钟域的一第一控制信号及一像素数据；及一数据转换装置，用以接收该第一时钟、该第一控...
【专利技术属性】
技术研发人员：叶哲玮，吕建勳，古展耀，詹钧杰，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。