一种闭环深部脑刺激伪迹抑制电路制造技术

本实用新型专利技术公开的一种闭环深部脑刺激伪迹抑制电路，包括：前端放大电路，输入端配置为差分输入，输出端配置为单端输出；高通滤波电路，与所述前端放大电路相连，输入端配置为单端输入，输出端配置为单端输出；低通滤波电路，与所述高通滤波电路相连，输入端配置为单端输入，输出端配置为单端输出；后端放大电路，与所述低通滤波电路相连，输入端配置为单端输入，输出端配置为差分输出。本实用新型专利技术公开的闭环深部脑刺激伪迹抑制电路，在精准采集微弱信号的同时，降低成本、减小功耗、节省空间。节省空间。节省空间。

【技术实现步骤摘要】
一种闭环深部脑刺激伪迹抑制电路


[0001]本技术涉及脑机接口及医疗电子电路
，特别涉及一种闭环深部脑刺激伪迹抑制电路。

技术介绍

[0002]帕金森病(PD)患者的丘脑底核(STN)可以持续检测到β频段(13
‑
30Hz)中的局部场电位(LFP)振荡，并且LFP信号强度与疾病的严重程度和治疗效果相关。
[0003]在刺激过程中观察LFP信号可以揭示在没有刺激的情况下神经组织中不存在的新的神经活动。但是刺激脉冲的幅度与相关的神经信号幅度之间的巨大差异导致刺激伪迹的出现，这阻碍了神经信号的准确记录和对有效生物标记信号的处理。
[0004]目前，在抑制刺激伪迹的硬件电路中，为了在采集时就滤除共模噪声和差模噪声等其余干扰噪声，神经信号通常采用差分的方式输入，并且后续实现数字化的模数转换器通常也采用差分的方式输入，而常用的滤波电路采用的是单端输入和单端输出的传输方式，因此如果在模数转换器前使用具有去除干扰的滤波电路，则共需要2路完全相同的滤波电路连接至模数转换器的两个输入端。
[0005]如此设计，一方面，实际应用中的两路电路无法做到完全一致，导致采集抑制结果出现差异，影响判断结果；另一方面，需要使用更多的芯片数量，导致成本增加、功耗增加、空间占用多等问题。

技术实现思路

[0006]本技术的目的是提供一种闭环深部脑刺激伪迹抑制电路，在精准采集微弱信号的同时，降低成本、减小功耗、节省空间。
[0007]为了解决上述技术问题，本技术的技术方案是：一种闭环深部脑刺激伪迹抑制电路，包括：
[0008]前端放大电路，输入端配置为差分输入，输出端配置为单端输出；
[0009]高通滤波电路，与所述前端放大电路相连，输入端配置为单端输入，输出端配置为单端输出；
[0010]低通滤波电路，与所述高通滤波电路相连，输入端配置为单端输入，输出端配置为单端输出；
[0011]后端放大电路，与所述低通滤波电路相连，输入端配置为单端输入，输出端配置为差分输出。
[0012]作为优选，所述前端放大电路包括仪表放大器INA1、可调增益电阻Rg1、
±
5V直流稳压电压源，所述可调增益电阻Rg设置所述前端放大电路的增益为40dB或60dB。
[0013]作为优选，所述高通滤波电路配置为三级6阶型电路，每一级2阶型电路包括电容Ch1，电阻Rh1，电容Ch2，电阻Rh2，运算放大器Oph1以及
±
5V直流电源，所述前端放大电路的输出端依次通过所述电容Ch1、电容Ch2连接至运算放大器Oph1的P端，电阻Rh1一端连接至
电容Ch1和电容Ch2之间，另一端连接至算放大器Oph1的N端，电阻Rh2一端连接至电容Ch2和运算放大器Oph1的P端之间，另一端接地设置。
[0014]作为优选，所述高通滤波电路的截止频率配置为0.05～1Hz。
[0015]作为优选，所述低通滤波电路配置为五级10阶型电路，每一级2阶电路包括电容Cl1，电阻Rl1，电容Cl2，电阻Rl2，运算放大器Opl1以及
±
5V直流电源，所述高通滤波电路的输出端依次通过电阻Rl1、电阻Rl2连接至运算放大器Opl1的P端，电容Cl1一端连接至电阻Rl1和电阻Rl2之间，另一端连接至算放大器Opl1的N端，电容Cl2一端连接至电阻Rl2和运算放大器Opl1的P端之间，另一端接地设置。
[0016]作为优选，所述低通滤波电路的截止频率配置为40～48Hz。
[0017]作为优选，所述后端放大电路包括可调增益电阻Rf1、可调增益电阻Rf2、全差分放大器INA2以及
±
2.5V直流稳压电压源，所述可调增益电阻Rf1连接在所述全差分放大器INA2的P输入端和P输出端，所述可调增益电阻Rf2连接在所述全差分放大器INA2的N输入端和N输出端，所述可调增益电阻Rg设置所述前端放大电路的增益为0dB～20dB。
[0018]作为优选，所述后端放大电路还包括电阻Rb1、电阻Rb2以及匹配电阻Rt，所述低通滤波电路的输出端通过电阻Rb1连接至全差分放大器INA2的P输入端，所述全差分放大器INA2的N输入端通过电阻Rb2接地，匹配电阻Rt连接至所述后端放大电路的输入端。
[0019]作为优选，所述后端放大电路还包括输出基准电容Cc和输出差分电容Cd，所述输出基准电容Cc连接至所述全差分放大器INA2的Voc引脚，所述输出差分电容Cd连接在全差分放大器INA2的P输出端和N输出端之间。
[0020]与现有技术相比，本技术具有以下优点：
[0021]本申请的闭环深部脑刺激伪迹抑制电路采用差分输入和差分输出的全差动低噪声结构，采集时，一个通道只需设置1路电路，就可以同时满足滤波电路的单端输入以及模数转换电路的差分输入，无需考虑差分输入时两路滤波不一致的问题；
[0022]进一步的，当设置更多通道时，只需要增加相同数量的电路，与现有技术相比，会省去一半的芯片数量，达到减小功耗、降低成本、节省空间的目的。
附图说明
[0023]在此描述的附图仅用于解释目的，而不意图以任何方式来限制本技术公开的范围。另外，图中的各部件的形状和比例尺寸等仅为示意性的，用于帮助对本技术的理解，并不是具体限定本技术各部件的形状和比例尺寸。本领域的技术人员在本技术的教导下，可以根据具体情况选择各种可能的形状和比例尺寸来实施本技术。在附图中：
[0024]图1是本技术一种闭环深部脑刺激伪迹抑制电路的结构框图；
[0025]图2是本技术中前端放大电路的结构示意图；
[0026]图3是本技术中高通滤波电路其中一级电路的结构示意图；
[0027]图4是本技术中低通滤波电路其中一级电路的结构示意图；
[0028]图5是本技术中后端放大电路的结构示意图。
完成，第三级采用低噪声、低失调电压的单运放ADA4522
‑
1完成。如此设置高通滤波电路2，其滤波输出噪声小于1.1uVpp。
[0036]低通滤波电路3的截止频率配置为40～48Hz，可以很好的获取β频段中的局部场电位信号，特别是配置为最佳的截止频率45Hz。低通滤波电路3优选采用有源低通滤波电路，可以更好的降低输入输出噪声，从而降低总噪声，且结构简单，在截止频率处下降陡峭，滤波效果好。具体的如图4所示，低通滤波电路3优选以
‑
3dB通带纹波设计，截止频率45Hz，设置阻带频率为125Hz，根据2阶Sallen
‑
key结构得出五级10阶Butterworth型电路，同样的，为了减少噪声，低通滤波电路不引入电阻放大倍数，配置放大倍数为1。每一级的2阶低通滤波电路结构相同(图4示出了其中一级的具体结构)，第一级2阶低通滤波电路包括电容Cl1，电阻Rl1，电容Cl2，电阻Rl2，运算放大器Opl1以及本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闭环深部脑刺激伪迹抑制电路，其特征在于，包括：前端放大电路，输入端配置为差分输入，输出端配置为单端输出；高通滤波电路，与所述前端放大电路相连，输入端配置为单端输入，输出端配置为单端输出；低通滤波电路，与所述高通滤波电路相连，输入端配置为单端输入，输出端配置为单端输出；后端放大电路，与所述低通滤波电路相连，输入端配置为单端输入，输出端配置为差分输出。2.根据权利要求1所述的闭环深部脑刺激伪迹抑制电路，其特征在于，所述前端放大电路包括仪表放大器INA1、可调增益电阻Rg1、
±
5V直流稳压电压源，所述可调增益电阻Rg设置所述前端放大电路的增益为40dB或60dB。3.根据权利要求1所述的闭环深部脑刺激伪迹抑制电路，其特征在于，所述高通滤波电路配置为三级6阶型电路，每一级2阶型电路包括电容Ch1，电阻Rh1，电容Ch2，电阻Rh2，运算放大器Oph1以及
±
5V直流电源，所述前端放大电路的输出端依次通过所述电容Ch1、电容Ch2连接至运算放大器Oph1的P端，电阻Rh1一端连接至电容Ch1和电容Ch2之间，另一端连接至算放大器Oph1的N端，电阻Rh2一端连接至电容Ch2和运算放大器Oph1的P端之间，另一端接地设置。4.根据权利要求3所述的闭环深部脑刺激伪迹抑制电路，其特征在于，所述高通滤波电路的截止频率配置为0.05～1Hz。5.根据权利要求1所述的闭环深部脑刺激伪迹抑制电路，其特征在于，所述低通滤波电路配置为五级10阶型电路，每一级2阶电路包括电容Cl1，电阻Rl1，电容Cl2，电阻Rl2，运算放大器Opl1以...

【专利技术属性】
技术研发人员：刘伟，王守岩，聂英男，
申请(专利权)人：复旦大学，
类型：新型
国别省市：