【技术实现步骤摘要】
一种支持高一致多信道并行收发的数字信号处理系统
[0001]本专利技术涉及数字信号处理
，尤其涉及一种支持高一致多信道并行收发的数字信号处理系统。
技术介绍
[0002]信号接收、信号生成、信号转发、信号闭环收发、信道模拟等相关高速信号处理平台在通信、雷达、电子对抗、导航等领域中得到了广泛应用。由于不同设备的应用场景不同，实现功能有差异，所以根据不同的应用场景，划分了多个类型的单机，每种单机有各自的硬件平台。尤其在地面大型通信、雷达、电子对抗系统中，所涉及的单机种类较多，若每个功能单机使用单独的硬件平台，会使得不同的硬件设计造成硬件制造、测试、维护的不一致性，加大了硬件设备制造的复杂度和周期。不同类型的信号收发、信号转发等设备对于信号收发硬件通道数量需求也不一致；不同的硬件，也会导致应用软件的可统一维护性变差，元器件种类过多不利于采购成本降低，增加了器件停产带来的设计变更风险。因此，在实际大型系统工程各类设备终端设计中有几个突出的问题有待解决：单机种类多、信号收发通道数量不同、底层驱动差异大、产品周期长、可统一维护性差...
【技术保护点】
【技术特征摘要】
1.一种支持高一致多信道并行收发的数字信号处理系统，其特征在于，包括：ADC采样模块，用于接收多路并行模拟信号的数字转换，生成数字信号，其中，所述ADC采样模块具有多路高一致性且支持直接射频采样；数字处理与数据存储模块，用于对所述数字信号进行处理，并存储启动加载程序和内部流程数据；DAC恢复与信号输出模块，用于将所述数字信号转换为所述多路并行模拟信号，其中，所述DAC恢复与信号的输出模块具有多路高一致性，所述输出模块用于输出低谐波模拟信号；对外通信与数据交互模块，用于所述系统对外的通信、数据交互操作；板上配置与状态管理模块，用于所述系统的状态管理和初始化参数配置；时钟生成与分配模块，用于根据外部输入时钟或者本地晶振参考，进行各类时钟综合和分配，满足内部器件的高精度和多路一致的时钟信号需求；多类型接口模块，用于针对具有特殊应用需求终端，扩展出具有特别功能的业务模块，实现系统的电路功能和处理资源的定制化扩展。2.根据权利要求1所述一种支持高一致多信道并行收发的数字信号处理系统，其特征在于：所述多信道并行收发的数字信号处理系统还包括：电源模块，用于接收外部电源输入，并完成电源二次转换，为各业务模块提供工作需要电压和大额电流支撑；散热结构组件，用于实现系统工作时的散热功能，其中，所述散热结构组件其主体呈L型设计，一端为接触式铜板，通过嵌入铜板内部的灌装导热介质密闭铜管，连接另外一端的密集型金属铝制散热片，所述接触式铜板的凸台紧贴系统高热器件。3.根据权利要求2所述一种支持高一致多信道并行收发的数字信号处理系统，其特征在于：所述ADC采样模块分别与所述数字处理与数据存储模块、所述板上配置与状态管理模块、所述时钟生成与分配模块电性连接；所述ADC采样模块连接采样时钟信号、电源信号、模拟输入接口信号、数字输出信号、串行控制信号；所述ADC采样模块包括用于数字信号处理的第一FPGA芯片，以及与所述第一FPGA芯片连接的若干ADC芯片，其中，每个所述ADC芯片用于将射频信号转化为所述数字信号，所述ADC芯片的信号输出端的PCB布线设计为等长和阻抗标准化；每个所述ADC芯片接入的所述时钟信号，是通过相位一致性和初相一致性控制方法生成所述采样时钟信号；所述ADC采样模块包括多路射频接插件，所述多路射频接插件采用穿孔式接地管脚的方式稳固，用于作为模拟射频信号输入端口，减少信号链路阻抗变化带来的阻抗变化，提高信号稳定性。4.根据权利要求3所述一种支持高一致多信道并行收发的数字信号处理系统，其特征在于：所述DAC恢复与信号输出模块分别与所述数字处理与数据存储模块、所述板上配置与
状态管理模块、所述时钟生成与分配模块电性连接；所述DAC恢复与信号输出模块连接时钟信号、电源信号、模拟输入接口信号、数字输出信号、串行控制信号；所述DAC恢复与信号输出模块包括第二FPGA芯片，以及分别与所述第二FPGA芯片具有电性连接关系的若干DAC芯片，其中，每个所...
【专利技术属性】
技术研发人员：李蓬蓬，李柏渝，肖志斌，倪少杰，孙广富，刘文祥，李井源，刘增军，牟卫华，何华，刘欢，钟水彬，吴云，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。