兼容AES和SM4两种分组密码算法的方法及系统技术方案

本发明专利技术公开了一种兼容AES和SM4两种分组密码算法的方法及系统。其中兼容AES和SM4两种分组密码算法的方法，包括：将SM4的统一轮运算与AES的统一轮运算中的第1轮至第8轮中的单个一般迭代轮的运算过程统一转换为前线性变换、S盒查替变换以及后线性变换的全局流水线式运算过程；所述前线性变换包括至少一级时序隔离段，任意一级所述时序隔离段由至少一个异或门所构成或者为实现置换处理的线性变换时序隔离段。本发明专利技术可实现兼容AES和SM4两种分组密码算法的高性能和低资源消耗的均衡。算法的高性能和低资源消耗的均衡。算法的高性能和低资源消耗的均衡。

【技术实现步骤摘要】
兼容AES和SM4两种分组密码算法的方法及系统


[0001]本专利技术涉及分组加密算法的
，尤其涉及一种兼容AES和SM4两种分组密码算法的方法及系统。

技术介绍

[0002]由中国信息安全标准化技术委员会组织制定的SM4对称密码算法，作为一种商用分组密码算法，于2012年发布为密码行业标准、2016年转化为中国国家标准、2021年6月成为了ISO/IEC国际标准，这标志着我国商用密码科技水平和国际标准化能力的不断提升。
[0003]由美国国家标准与技术研究所(NIST)组织制定的AES对称密码算法，于2001年11月被正式发布，早已成为国际范围内基于对称秘钥加密密码的很多应用所采用的实际标准。
[0004]近年来随着SM4标准化的推进，及其在许多应用平台上的广泛采用，已然频繁出现了在同一平台上兼容支持这两种成熟算法的应用需求。尤其是在制定中国超高清电视之高速接口传输保护系统标准时，就出现了针对8K清晰度的图像帧数据时需要兼容完成SM4或AES标准的节目码流加/解密的应用需求。
[0005]但是现有的可兼容SM4和AES两种算法的方法及系统的性能都比较差，不能达到对应的吞吐率要求，以及同时做到资源开销的节省。

技术实现思路

[0006]为了解决现有技术中的可兼容SM4和AES两种算法的方法及系统的性能较差的技术问题，本专利技术提出了兼容AES和SM4两种分组密码算法的方法及系统。
[0007]本专利技术提出的兼容AES和SM4两种分组密码算法的方法，包括：将SM4的统一轮运算与AES的统一轮运算中的第1轮至第8轮中的单个一般迭代轮的运算过程统一转换为前线性变换、S盒查替变换以及后线性变换的全局流水线式运算过程；
[0008]所述前线性变换包括至少一级时序隔离段，任意一级所述时序隔离段由至少一个异或门所构成或者为实现置换处理的线性变换时序隔离段。
[0009]进一步，还包括：将AES与SM4的所述S盒查替变换统一转换为前映射变换、复合域求逆变换、后映射变换的局部流水线式运算过程，使得所述S盒查替变换包含多级时序隔离段，任意一级所述时序隔离段由至少一个异或门和/或至少一个与门构成，在一个实施例中，异或门可以是两输入异或门，与门可以是两输入与门；
[0010]所述前映射变换将所述S盒查替变换中AES与SM4不同的GF(2^8)域上元素转换到同一个、与各自原始GF(2^8)域都线性同构的目标复合域中。
[0011]进一步，通过设计单个一般迭代轮中SM4所需的前线性变换的时序隔离段级数与S盒查替变换的时序隔离段级数之和来达到处理性能及存储资源开销的预设标准。
[0012]进一步，所述AES的统一轮运算中的第9轮至最后一轮中单个迭代轮运算过程也统一转换为前线性变换、S盒查替变换以及后线性变换的全局流水线式运算过程。
[0013]进一步，当处理的算法为AES时，首个迭代轮只有加轮密钥子变换，其他迭代轮的所述前线性变换包括AES的行移位操作，所述后线性变换包括AES的列混淆和加轮密钥操作合并而成的异或网络变换，且最末个迭代轮的后线性变换不含AES的列混淆；
[0014]当处理的算法为SM4时，所述前线性变换包括SM4的加轮密钥操作，所述后线性变换包括SM4的L变换和XOR结合操作合并而成的异或网络变换，且最后一轮后线性变换结束后再执行FP置换。
[0015]进一步，当处理的算法为AES的加密算法时，所述后映射变换在进行AES对应的GF(2^8)同构逆映射之后，进行AES标准的仿射变换；当处理的算法为AES的解密算法时，所述前映射变换在进行AES标准的逆仿射变换之后，进行AES对应的GF(2^8)同构映射；
[0016]当处理的算法为SM4时，所述前映射变换在将GF(2^8)转换为目标复合域之前，进行SM4标准的第一仿射变换，同时，所述SM4的后映射变换在将目标复合域进行GF(2^8)同构逆映射之后，进行SM4标准的第二仿射变换。
[0017]进一步，所述目标复合域为GF((2^4)^2)域。
[0018]进一步，所述时序隔离段的划分原则为每一隔离段的组合路径延迟不超过N级基础门单元的电路延迟之和，所述N的取值根据处理性能及存储资源开销的预设标准而制定。
[0019]本专利技术提出的实现上述技术方案所述的兼容AES和SM4两种分组密码算法的方法的系统，包括多个迭代轮实现电路，所述多个迭代轮实现电路包括一般迭代轮实现电路，单个一般迭代轮实现电路包括：
[0020]前线性变换电路，其用于实现AES的行移位操作以及SM4的加轮密钥操作；
[0021]S盒查替变换电路，其用于实现前线性映射、复合域求逆变换、后映射变换；
[0022]后线性变换电路，其用于实现AES的列混淆和加轮密钥操作合并而成的异或网络变换(XNWA)，以及SM4的L变换和XOR结合操作合并而成的异或网络变换(XNWS)。
[0023]进一步，所述前线性变换电路包括至少一个异或门以及一个复用器。
[0024]本专利技术基于上述技术方案实现了兼容支持AES和SM4两种分组密码算法的统一轮运算的高性能实施，其基于全局和局部两种层次的流水线机制的设计方法而实现。
[0025]用于兼容支持AES和SM4两种分组密码算法的统一轮运算的高性能实现，其对S盒查替变换逻辑采用复合域转换+DACSE算法结合的设计方法而实现。
[0026]用于兼容支持AES和SM4两种分组密码算法的统一轮运算的低资源开销实现，其基于最大程度地复用S盒查替变换逻辑、次优程度地复用其它线性变换逻辑的设计思路而实现。
[0027]用于兼容支持AES和SM4两种分组密码算法的统一版S盒查替变换逻辑，其查找替换操作采用依序为前映射变换、复合域求逆变换、后映射变换的电路结构而实现。
[0028]用于兼容支持AES和SM4两种分组密码算法的统一版轮运算处理逻辑(RND)，其单个一般迭代轮运算操作采用依序为“前线性变换、S盒查替变换、后线性变换”的电路结构而实现。
[0029]用于分别支持AES、SM4两种分组密码算法的独立版轮密钥扩展逻辑(KEP)，其整体的扩展运算操作即可基于本地的硬件电路实现，也可基于外地的硬件电路实现。而扩展运算所得的各个轮密钥，将采用非易失性的存储元件而保存(常见如D触发器)，以便可同时而快速地获得轮运算于流水线阶段中所需求的大量的各个轮密钥数据。
[0030]用于支持“针对多套的各个轮密钥的硬件自主选用”的切换选控逻辑，其基于多路复用器的电路结构而实现。
[0031]针对高处理性能和低资源开销两个实现指标的平衡考量，SM4算法在其轮运算流水线阶段中对state变量进行多级移存所需存储元件的集成级数(其与该部分子电路的硬件资源开销成正比)以及统一版轮运算中相关线性变换逻辑的时序隔离段级数(其与整个硬件模块的最高工作频率成正比)将根据整个密码系统所期待的具体应用需求而权衡实施。
[0032]上述全局层次的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种兼容AES和SM4两种分组密码算法的方法，其特征在于，包括：将SM4的统一轮运算与AES的统一轮运算中的第1轮至第8轮中的单个一般迭代轮的运算过程统一转换为前线性变换、S盒查替变换以及后线性变换的全局流水线式运算过程；所述前线性变换包括至少一级时序隔离段，任意一级所述时序隔离段由至少一个异或门所构成或者为实现置换处理的线性变换时序隔离段。2.如权利要求1所述的兼容AES和SM4两种分组密码算法的方法，其特征在于，还包括：将AES与SM4的所述S盒查替变换统一转换为前映射变换、复合域求逆变换、后映射变换的局部流水线式运算过程，使得所述S盒查替变换包含多级时序隔离段，任意一级所述时序隔离段由至少一个异或门和/或至少一个与门构成；所述前映射变换将所述S盒查替变换中AES与SM4不同的GF(2^8)域上元素转换到同一个、与各自原始GF(2^8)域都线性同构的目标复合域中。3.如权利要求2所述的兼容AES和SM4两种分组密码算法的方法，其特征在于，通过设计单个一般迭代轮中SM4所需的前线性变换的时序隔离段级数与S盒查替变换的时序隔离段级数之和来达到处理性能及存储资源开销的预设标准。4.如权利要求1至3任意一项所述的兼容AES和SM4两种分组密码算法的方法，其特征在于，所述AES的统一轮运算中的第9轮至最后一轮中单个迭代轮运算过程也统一转换为前线性变换、S盒查替变换以及后线性变换的全局流水线式运算过程。5.如权利要求1所述的兼容AES和SM4两种分组密码算法的方法，其特征在于，当处理的算法为AES时，首个迭代轮只有加轮密钥子变换，其他迭代轮的所述前线性变换包括AES的行移位操作，所述后线性变换包括AES的列混淆和加轮密钥操作合并而成的异或网络变换，且最末个迭代轮的后线性变换不含AES的列混淆；当处理的算法为SM4时，所述前线性变换包括SM4的加轮密钥操作，所述后线性变换包括SM4的L变换和XOR结合操作合...

【专利技术属性】
技术研发人员：邓峰，王良清，王若璨，
申请(专利权)人：国微集团深圳有限公司，
类型：发明
国别省市：