数据处理模块、集成电路及电子设备制造技术

一种数据处理模块、集成电路及电子设备，该数据处理模块包括数据输入端口、数据输出端口以及位于数据输入端口和数据输出端口之间的走线路径；走线路径用于将数据输入端口的数据信号传输至数据输出端口；走线路径包括第一信号周期传输通道和第二信号周期传输通道，第一信号周期传输通道配置为使从数据输入端口输入的第一数据信号通过第一信号周期传输通道从数据输出端口输出，第一数据信号的时钟频率为第一时钟频率，第二信号周期传输通道配置为使从数据输入端口输入的第二数据信号通过第二信号周期传输通道从数据输出端口输出，第二数据信号的时钟频率为不同于第一时钟频率的第二时钟频率。该数据处理模块可兼顾不同时钟频率的数据信号的传输。钟频率的数据信号的传输。钟频率的数据信号的传输。

【技术实现步骤摘要】
数据处理模块、集成电路及电子设备


[0001]本公开的实施例涉及一种数据处理模块、集成电路及电子设备。

技术介绍

[0002]目前，随着芯片工艺技术的不断发展和进步，高速度、高集成度、低功耗和低成本已成为集成电路产业的主要发展方向，市场对于芯片产品的性能要求也相应提升。因此，芯片的设计规模和复杂度也随之大大增加。

技术实现思路

[0003]本公开至少一个实施例提供一种数据处理模块，该数据处理模块包括数据输入端口、数据输出端口以及位于所述数据输入端口和所述数据输出端口之间的走线路径；所述走线路径用于将所述数据输入端口的数据信号传输至所述数据输出端口；所述走线路径包括第一信号周期传输通道和第二信号周期传输通道，所述第一信号周期传输通道配置为使从所述数据输入端口输入的第一数据信号通过所述第一信号周期传输通道从所述数据输出端口输出，所述第一数据信号的时钟频率为第一时钟频率，所述第二信号周期传输通道配置为使从所述数据输入端口输入的第二数据信号通过所述第二信号周期传输通道从所述数据输出端口输出，所述第二数据信号的时钟频率为第二时钟频率，所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据处理模块，包括数据输入端口、数据输出端口以及位于所述数据输入端口和所述数据输出端口之间的走线路径，其中，所述走线路径用于将所述数据输入端口的数据信号传输至所述数据输出端口；所述走线路径包括第一信号周期传输通道和第二信号周期传输通道，所述第一信号周期传输通道配置为使从所述数据输入端口输入的第一数据信号通过所述第一信号周期传输通道从所述数据输出端口输出，所述第一数据信号的时钟频率为第一时钟频率，所述第二信号周期传输通道配置为使从所述数据输入端口输入的第二数据信号通过所述第二信号周期传输通道从所述数据输出端口输出，所述第二数据信号的时钟频率为第二时钟频率，所述第一时钟频率不同于所述第二时钟频率。2.根据权利要求1所述的数据处理模块，其中，所述第一数据信号的时钟周期为第一时钟周期，所述第一信号周期传输通道配置为使从所述数据输入端口输入的所述第一数据信号在M个所述第一时钟周期后从所述数据输出端口输出，M为大于等于0的整数，所述第二数据信号的时钟周期为第二时钟周期，所述第二信号周期传输通道配置为使从所述数据输入端口输入的所述第二数据信号在N个所述第二时钟周期后从所述数据输出端口输出，N为大于等于0且不同于M的整数。3.根据权利要求2所述的数据处理模块，其中，所述第二时钟频率大于所述第一时钟频率，N为大于M的正整数。4.根据权利要求3所述的数据处理模块，其中，M等于0，所述第一信号周期传输通道配置为使从所述数据输入端口输入的所述第一数据信号在同一第一时钟周期内从所述数据输出端口输出。5.根据权利要求2所述的数据处理模块，其中，响应于M为大于等于1的正整数，所述第一信号周期传输通道包括至少一个第一流水线寄存器，以使从所述数据输入端口输入的所述第一数据信号通过所述至少一个第一流水线寄存器在M个所述第一时钟周期后从所述数据输出端口输出；响应于N为大于等于1的正整数，所述第二信号周期传输通道包括至少一个第二流水线寄存器，以使从所述数据输入端口输入的所述第二数据信号通过所述至少一个第二流水线寄存器在N个所述第二时钟周期后从所述数据输出端口输出。6.根据权利要求5所述的数据处理模块，其中，响应于所述至少一个第一流水线寄存器包括多个第一流水线寄存器，所述多个第一流水线寄存器的指令周期的周期时长彼此相同或彼此不同；和/...

【专利技术属性】
技术研发人员：李重阳，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：