一种应用于安培服务器的硬盘上下电控制系统技术方案

本申请实施例提供一种应用于安培服务器的硬盘上下电控制系统，用以解决安培服务平台对空闲硬盘进行上下电可能导致的平台宕机以及硬盘识别错误等问题。该硬盘上下电控制系统包括BMC、CPLD、硬盘连接器和CPU；其中，硬盘连接器用于插接硬盘；BMC用于向CPLD发送下电命令，该下电命令用于对硬盘进行下电；CPLD用于接收来自BMC的下电命令，根据下电命令向CPU发送第一通知信息，该第一通知信息用于指示硬盘处于不在位状态；CPU用于接收来自CPLD的第一通知信息，根据该第一通知信息，切断硬盘对应的PCIe连接。的PCIe连接。的PCIe连接。

【技术实现步骤摘要】
一种应用于安培服务器的硬盘上下电控制系统


[0001]本申请涉及服务器硬盘管理
，尤其涉及一种应用于安培服务器的硬盘上下电控制系统。

技术介绍

[0002]当前安培服务器仅支持对非易失性内存主机控制器接口规范(non
‑
volatile memory express，NVMe)硬盘进行暴力热插拔，单纯切断NVMe硬盘的12V供电会导致安培服务器周边设备高速连接标准(peripheral component interconnect express，PCIe)的识别错误并导致宕机。并且，当硬盘处于空闲状态时，若服务器仍然对硬盘进行持续供电，则会导致服务器较大的电力资源浪费，不利于节约能源。同时也会在服务器机箱内产生的大量热能，导致服务器长期运行在高温的环境中造成工作寿命的衰减。
[0003]当需要拔掉安培服务器平台背板中处于空闲状态的NVMe硬盘时，服务器维护人员必须对NVMe硬盘进行拔盘操作，既增加了维护人员的工作繁琐程度也加大了维护人员拔错硬盘的概率。
[0004]目前亟需一种应用于安培服务器的硬盘上下电方案，用以解决在安培服务器平台对NVMe硬盘进行上下电时，可能导致安培服务器平台宕机、硬盘识别错误以及需要人工对NVMe硬盘进行插拔的问题。

技术实现思路

[0005]本申请实施例提供一种应用于安培服务器的硬盘上下电控制系统，用以解决安培服务平台对空闲硬盘进行上下电可能导致的平台宕机以及硬盘识别错误等问题。
[0006]第一方面，本申请实施例提供一种应用于安培服务器的硬盘上下电控制系统，包括基板管理控制器BMC、复杂可编程逻辑器件CPLD、硬盘连接器和中央处理器CPU；其中，所述硬盘连接器用于插接硬盘；所述BMC，用于向所述CPLD发送下电命令，所述下电命令用于对硬盘进行下电；所述CPLD，用于接收来自所述BMC的所述下电命令，根据所述下电命令向CPU发送第一通知信息，所述第一通知信息用于指示所述硬盘处于不在位状态；所述CPU，用于接收来自所述CPLD的所述第一通知信息，根据所述第一通知信息，切断所述硬盘对应的高速串行计算机扩展总线标准PCIe连接。
[0007]在一种可能的设计中，所述CPLD根据所述下电命令，向所述CPU发送第一通知信息，包括：接收到所述下电命令后，将第一寄存器的值取反后存储到第二寄存器和所述CPLD模拟的第一芯片，所述第一寄存器的值用于指示存在硬盘插入，所述CPLD模拟的第一芯片的值用于指示所述硬盘处于在位状态或不在位状态；若检测到所述第二寄存器的值发生变化，则将与所述CPU之间的热插拔警报信号设置为低电平。
[0008]在一种可能的设计中，所述CPU接收来自所述CPLD的所述第一通知信息，根据所述第一通知信息，切断所述硬盘对应的PCIE连接，包括：所述CPU检测到与所述CPLD之间的热插拔警报信号为低电平后，读取所述CPLD模拟的第一芯片的值；根据所述CPLD模拟的第一
芯片的值确定所述硬盘处于不在位状态后，切断所述硬盘对应的PCIe连接。
[0009]在一种可能的设计中，所述CPLD还用于，在接收到所述下电命令且发送所述第一通知信息之后，去使能所述硬盘连接器的供电控制信号。
[0010]在一种可能的设计中，所述BMC用于，向所述CPLD发送上电命令，所述上电命令用于对所述硬盘进行上电；所述CPLD，还用于接收来自所述BMC的所述上电命令，根据所述上电命令向所述CPU发送第二通知信息，所述第二通知信息用于指示所述硬盘处于在位状态；所述CPU，还用于接收来自所述CPLD的第二通知信息，根据所述第二通知信息，建立所述硬盘对应的PCIE连接。
[0011]在一种可能的设计中，所述CPLD根据所述上电命令向所述CPU发送第二通知信息，包括：接收到所述上电命令后，将第一寄存器的值后存储到第二寄存器和所述CPLD模拟的第一芯片，所述第一寄存器的值用于指示存在硬盘插入，所述CPLD模拟的第一芯片的值用于指示所述硬盘处于在位状态或不在位状态；若检测到所述第二寄存器的值发生变化，则将与所述CPU之间的热插拔警报信号设置为低电平。
[0012]在一种可能的设计中，所述CPU接收来自所述CPLD的所述第二通知信息，根据所述第二通知信息，建立所述硬盘对应的PCIE连接，包括：所述CPU检测到与所述CPLD之间的热插拔警报信号为低电平后，读取所述CPLD模拟的第一芯片的值；根据所述CPLD模拟的第一芯片的值确定所述硬盘处于在位状态后，建立所述硬盘对应的PCIe连接。
[0013]在一种可能的设计中，所述CPLD还用于，在接收到所述上电命令且发送所述第二通知信息后，使能所述硬盘连接器的供电控制信号。
[0014]在一种可能的设计中，所述CPLD还用于，在每个时钟上升沿，检测与所述硬盘连接器之间传输的PRSNT信号值和IFDET信号值，将所述PRSNT信号值取反后与所述IFDET信号值做或运算的运算结果存储到第一寄存器。
[0015]第二方面，本申请实施例提供一种安培服务器，所述安培服务器包括如第一方面中任一项所述的基板管理控制器BMC、复杂可编程逻辑器件CPLD、硬盘连接器和中央处理器CPU。
[0016]本申请实施例中，CPLD接收到来自BMC的下电命令后，根据下电命令向CPU发送第一通知信息，该第一通知信息用于指示硬盘处于不在位状态，如此，CPU接收到第一通知信息后，可认为此时NVMe硬盘已经不在位，进而切断该NVMe硬盘对应的PCIe连接。该方法可以实现通过BMC对NVMe硬盘进行远程下电控制，并避免因暴力破坏PCIe连接状态而导致安培服务器宕机的问题。此外，由于CPLD已经通知CPU该NVMe硬盘不在位，OS下盘符也会消失。
附图说明
[0017]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为本申请实施例提供的一种应用于安培服务器的硬盘上下电控制系统的示意图；
[0019]图2为本申请实施例提供的一种应用于安培服务器的硬盘上下电控制系统的CPLD
的信号处理流程的示意图；
[0020]图3为本申请实施例提供的一种安培服务器的示意图；
[0021]图4为本申请实施例提供的一种应用于安培服务器的硬盘上下电控制系统的硬件的示意图。
具体实施方式
[0022]为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0023]在本申请的实施例中，多个是指两个或两个以上。“第一”、“第二”等词汇，仅用于区分描本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于安培服务器的硬盘上下电控制系统，其特征在于，所述硬盘上下电控制系统包括基板管理控制器BMC、复杂可编程逻辑器件CPLD、硬盘连接器和中央处理器CPU；其中，所述硬盘连接器用于插接硬盘；所述BMC，用于向所述CPLD发送下电命令，所述下电命令用于对硬盘进行下电；所述CPLD，用于接收来自所述BMC的所述下电命令，根据所述下电命令向CPU发送第一通知信息，所述第一通知信息用于指示所述硬盘处于不在位状态；所述CPU，用于接收来自所述CPLD的所述第一通知信息，根据所述第一通知信息，切断所述硬盘对应的高速串行计算机扩展总线标准PCIe连接。2.根据权利要求1所述的系统，其特征在于，所述CPLD根据所述下电命令，向所述CPU发送第一通知信息，包括：接收到所述下电命令后，将第一寄存器的值取反后存储到第二寄存器和所述CPLD模拟的第一芯片，所述第一寄存器的值用于指示存在硬盘插入，所述CPLD模拟的第一芯片的值用于指示所述硬盘处于在位状态或不在位状态；若检测到所述第二寄存器的值发生变化，则将与所述CPU之间的热插拔警报信号设置为低电平。3.根据权利要求2所述的系统，其特征在于，所述CPU接收来自所述CPLD的所述第一通知信息，根据所述第一通知信息，切断所述硬盘对应的PCIe连接，包括：所述CPU检测到与所述CPLD之间的热插拔警报信号为低电平后，读取所述CPLD模拟的第一芯片的值；根据所述CPLD模拟的第一芯片的值确定所述硬盘处于不在位状态后，切断所述硬盘对应的PCIe连接。4.根据权利要求1所述的系统，其特征在于，所述CPLD还用于，在接收到所述下电命令且发送所述第一通知信息之后，去使能所述硬盘连接器的供电控制信号。5.根据权利要求1所述的系统，其特征在于，所述BMC用于，向所述CPLD发送上电命令，所述上电命令用于对所述硬盘进行上电；...

【专利技术属性】
技术研发人员：刘洋，肖朝晖，
申请(专利权)人：西安易朴通讯技术有限公司，
类型：发明
国别省市：