一种基于ZYNQ的HDLC通讯转换控制器制造技术

一种基于ZYNQ的HDLC通讯转换控制器，通过ZYNQ处理器中双核ARM作为串口接收来自PC端的指令数据并进行CRC校验，校验后的数据发送给FPGA进行插值操作并加入帧头帧尾，随后经接口电路模块发送给被控设备，被控设备的反馈数据在去除帧头帧尾操作后进行CRC校验，随后发送给ARM上传至外部PC端。给ARM上传至外部PC端。给ARM上传至外部PC端。

【技术实现步骤摘要】
一种基于ZYNQ的HDLC通讯转换控制器


[0001]本专利技术涉及一种基于ZYNQ的HDLC通讯转换控制器，属于HDLC控制器结构设计领域。

技术介绍

[0002]HDLC作为一种面向比特层的同步通讯协议,具有对任何一种字符编码的自主性，数据报文传输的透明性,易于硬件设计实现及强大差错检测能力等特性，在数据链路通信方面得到广泛应用。
[0003]当前采用FPGA实现HDLC控制器的方法通常有FPGA+DSP架构及FPGA+ARM架构等方法。在FPGA+DSP架构中FPGA可以看作是一个HDLC专用芯片，DSP完成控制及CRC校验，但此架构只能实现单路双向数据通讯。FPGA+ARM架构中FPGA作为多路HDLC协议通讯转换器，ARM实现设备控制算法，该架构可实现多路HDLC数据通讯。但设备体积大，接口电路较多。
[0004]由于ZYNQ在单芯片内集成了双核ARM的处理器系统(PS)和大规模可编程逻辑资源(PL)系统，PS与PL之间通过AXI总线实现高速数据互联。大大简化了FPGA+ARM双芯片模式的硬件结构，集成度高，减少了接口电路设计，节省了通信总线的资源消耗，可以在芯片内部进行数据交互，比外部数据传输更快速、稳定，同时满足了产品小型化设计的需求。

技术实现思路

[0005]本专利技术解决的技术问题是：针对目前现有技术中，专用HDLC芯片存在存储容量低同时难于服务不同协议版本的问题，而使用主控芯片的传统架构设计存在的结构复杂，设备体积大，接口电路多，数据传输不稳定等问题。因此提出了一种基于ZYNQ的HDLC通讯转换控制器。
[0006]本专利技术解决上述技术问题是通过如下技术方案予以实现的：
[0007]一种基于ZYNQ的HDLC通讯转换控制器，包括USB串口模块、协议转换模块、接口电路模块，其中：
[0008]USB串口模块、协议转换模块、接口电路模块组成的通讯转换控制器用于进行外部PC端与被控设备间的信息交互，PC端经由通讯转换控制器向被控设备发送控制指令，控制被控设备进行动作，通讯转换控制器通过USB串口模块接收控制指令，于协议转换模块进行协议转换，通过接口电路模块向被控设备发送。
[0009]所述协议转换模块包括ZYNQ处理器，所述ZYNQ处理器包括PS端、PL端，PS端用于接收USB串口模块发送的数据，并进行CRC校验，PL端为FPGA处理器，接收PS端发送的CRC校验后数据，并进行插帧操作，将插帧后数据发送至接口电路模块。
[0010]所述接口电路模块接收插帧后数据，进行通讯转换后发送给被控设备，被控设备将反馈数据返送至FPGA处理器，FPGA处理器对反馈数据进行除帧头帧尾处理后发送至PS端，通过PS端发送至USB串口模块。
[0011]所述ZYNQ处理器内，PS端与PL端通过AXI总线实现信息交互，PS端还包括DDR3存储
器、AXI DMA、FIFO处理器，PS端的串口接收数据时，PS端启动中断，将接收到的串口数据存入DDR3存储器中，AXI DMA用于读取DDR3存储器中的数据，并写入FIFO处理器中。
[0012]所述PS端的串口发送数据时，待发送数据暂时存入FIFO处理器，通过AXI DMA读取FIFO处理器中的数据，并存入DDR3存储器中。
[0013]所述DDR3存储器在存储数据写入过程中，当写入最后一个字节带有标志位的数据时，AXI DMA触发PS端终端，DDR3存储器中的数据通过PS端以串口数据形式发送至外部PC端。
[0014]所述接口电路模块包括电源转换模块、收发芯片、光耦，接口电路了模块对通讯协议转换器及被控设备间进行信息交互，电源转换模块将外部电压转换为指定电压，为收发芯片供电，收发芯片将接收到的数据信号转换为差分数据信号，所述光耦用于收发芯片与FPGA处理器的IO端口间进行电平转换及信号隔离。
[0015]本专利技术与现有技术相比的优点在于：
[0016](1)本专利技术提供的一种基于ZYNQ的HDLC通讯转换控制器，PS与PL之间通过AXI总线实现高速数据互联，使数据传输更加快速、稳定，降低误码率，提高产品可靠性，同时使用ARM作为串口，数据配置更加灵活，可以进行不同格式的CRC校验，同时可以实现任意字节数据的通讯转换，大大增加了HDLC通讯转换器的通用性；
[0017](2)本专利技术使用的硬件电路结构简单、成本低。设备只用了单个ZYNQ芯片及用收、发芯片及隔离芯片组成的485接口电路进行通讯转换，能够实现RS232到RS485的通讯协议转换，具有节省空间和成本低的优点，并通过ZYNQ简化了FPGA+ARM双芯片模式的硬件结构，集成度高，减少了接口电路设计，节省了通信总线的资源消耗，减小了产品体积，能够应用于更加广泛的场景。
附图说明
[0018]图1为专利技术提供的通讯转换控制器结构示意图；
[0019]图2为专利技术提供的通讯转换控制器共组流程示意图；
[0020]图3为专利技术提供的PS与PL端互联结构示意图；
[0021]图4为专利技术提供的接口电路模块示意图；
具体实施方式
[0022]一种基于ZYNQ的HDLC通讯转换控制器，简化传统架构的硬件结构，减少接口电路设计，满足产品小型化设计的需求，具体结构如下：
[0023]通讯转换控制器包括USB串口模块、协议转换模块、接口电路模块，USB串口模块、协议转换模块、接口电路模块组成的通讯转换控制器用于进行外部PC端与被控设备间的信息交互，PC端经由通讯转换控制器向被控设备发送控制指令，控制被控设备进行动作，通讯转换控制器通过USB串口模块接收控制指令，于协议转换模块进行协议转换，通过接口电路模块向被控设备发送；
[0024]协议转换模块包括ZYNQ处理器，所述ZYNQ处理器包括PS端、PL端，PS端用于接收USB串口模块发送的数据，并进行CRC校验，PL端为FPGA处理器，接收PS端发送的CRC校验后数据，并进行插帧操作，将插帧后数据发送至接口电路模块；
[0025]接口电路模块接收插帧后数据，进行通讯转换后发送给被控设备，被控设备将反馈数据返送至FPGA处理器，FPGA处理器对反馈数据进行除帧头帧尾处理，并进行CRC校验后发送至PS端，通过PS端发送至USB串口模块；
[0026]ZYNQ处理器内，PS端与PL端通过AXI总线实现信息交互，PS端还包括DDR3存储器、AXI DMA、FIFO处理器，PS端的串口接收数据时，PS端启动中断，将接收到的串口数据存入DDR3存储器中，AXI DMA用于读取DDR3存储器中的数据，并写入FIFO处理器中；
[0027]PS端的串口发送数据时，待发送数据暂时存入FIFO处理器，通过AXI DMA读取FIFO处理器中的数据，并存入DDR3存储器中；
[0028]DDR3存储器在存储数据写入过程中，当写入最后一个字节带有标志位的数据时，AXI DMA触发PS端终端，DDR3存储器中的数据通过PS端以串口数据形式发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于ZYNQ的HDLC通讯转换控制器，其特征在于：包括USB串口模块、协议转换模块、接口电路模块，其中：USB串口模块、协议转换模块、接口电路模块组成的通讯转换控制器用于进行外部PC端与被控设备间的信息交互，PC端经由通讯转换控制器向被控设备发送控制指令，控制被控设备进行动作，通讯转换控制器通过USB串口模块接收控制指令，于协议转换模块进行协议转换，通过接口电路模块向被控设备发送。2.根据权利要求1所述的一种基于ZYNQ的HDLC通讯转换控制器，其特征在于：所述协议转换模块包括ZYNQ处理器，所述ZYNQ处理器包括PS端、PL端，PS端用于接收USB串口模块发送的数据，并进行CRC校验，PL端为FPGA处理器，接收PS端发送的CRC校验后数据，并进行插帧操作，将插帧后数据发送至接口电路模块。3.根据权利要求2所述的一种基于ZYNQ的HDLC通讯转换控制器，其特征在于：所述接口电路模块接收插帧后数据，进行通讯转换后发送给被控设备，被控设备将反馈数据返送至FPGA处理器，FPGA处理器对反馈数据进行除帧头帧尾处理后发送至PS端，通过PS端发送至USB串口模块。4.根据权利要求3所述的一种基于ZYNQ的HDLC通讯转换控制器，其特征在于：所述ZYNQ处理...

【专利技术属性】
技术研发人员：石雨宸，马亚楠，陈思豪，弭艳，任仲强，王京丽，何康康，马兵兵，张红霞，
申请(专利权)人：北京航天动力研究所，
类型：发明
国别省市：