物理不可克隆函数的架构和方法技术

本发明专利技术涉及物理不可克隆函数的架构和方法，公开了一种存储单元，包括在位线和源线之间串联的多个并联的第一存取晶体管和一第一可变电阻器，以及在所述位线和所述源线之间串联的多个并联的第二存取晶体管和一第二可变电阻器。写入字线控制一对第一和第二存取晶体管，以便在初始化模式期间，电阻器同时经受相同的写入偏置条件，以便一次性编程以从未编程状态(其中，电阻器具有相同的第一电阻状态)切换到编程状态(其中，一个电阻器已经切换到第二电阻状态并且存储位)。离散的第一和第二读取字线控制另一对第一和第二存取晶体管，以实现与第一和第二可变电阻器相关联的离散读取过程。还公开了相关电路(例如，PUF)和方法。PUF)和方法。PUF)和方法。

【技术实现步骤摘要】
物理不可克隆函数的架构和方法


[0001]本专利技术涉及物理不可克隆函数(physically unclonable function；PUF)，更具体地，涉及PUF架构和方法。

技术介绍

[0002]随着物联网(IoT)对象的使用日益增多，无线通信和数据越来越容易受到各种安全威胁。为了防止此类安全威胁，已经为密码学(例如，加密和解密)、高级身份验证等开发了物理不可克隆函数(PUF)。通常，PUF是硬件实现的随机数生成器。理想情况下，PUF将始终如一地生成和输出完全相同的随机数(即完全相同的唯一位串(bitstring))，以响应重复的挑战(challenge)。不幸的是，在当前的片上PUF架构中，操作条件的变化(例如，温度变化、电压变化等)使得在不应用较不安全的后处理算法的情况下，很难重复地、一致地生成完全相同的随机数。

技术实现思路

[0003]本文公开了存储单元的实施例。存储单元可以包括多个可变电阻器，其包括第一可变电阻器和第二可变电阻器。存储单元还可以包括多个晶体管，其包括两个并联连接的第一存取晶体管和两个并联连接的第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储单元，包括：多个可变电阻器，包括：第一可变电阻器；以及第二可变电阻器；以及多个晶体管，包括：两个并联连接的第一晶体管；以及两个并联连接的第二晶体管，其中，所述第一晶体管与所述第一可变电阻器串联连接在位线和源线之间，且所述第一晶体管具有分别连接至公共写入字线和第一读取字线的栅极，且其中，所述第二晶体管和所述第二可变电阻器串联连接在所述位线和所述源线之间，以及所述第二晶体管具有分别连接至所述公共写入字线和第二读取字线的栅极。2.根据权利要求1所述的存储单元，其中，所述存储单元在初始化模式中可操作，用于从未编程状态到随机编程状态的一次性编程，其中，在所述未编程状态中，所述多个可变电阻器均处于第一电阻状态，其中，在所述随机编程状态中，所述第一可变电阻器和所述第二可变电阻器中的一个处于不同于所述第一电阻状态的第二电阻状态，以及所述存储单元存储具有逻辑值的位，所述逻辑值取决于所述第一可变电阻器是否处于所述第二电阻状态，以及其中，当在所述初始化模式中操作时，所述存储单元执行写入过程，包括：响应于所述位线和所述源线上的写入偏置条件以及所述公共写入字线的激活，且进一步根据随机过程变量的存在，将所述多个可变电阻器中的一个可变电阻器切换至所述第二电阻状态。3.根据权利要求2所述的存储单元，其中，所述随机过程变量决定了所述多个可变电阻器中的哪一个切换到所述第二电阻状态，使得所述位的所述逻辑值在所述一次性编程之前是未知的。4.根据权利要求2所述的存储单元，其中，当在所述初始化模式中操作时，所述存储单元还分别使用所述第一读取字线和所述第二读取字线执行第一读取过程和第二读取过程，以确定所述写入过程的成功。5.根据权利要求2所述的存储单元，其中，所述第一可变电阻器包括第一自旋转移转矩型磁隧道结，以及所述第二可变电阻器包括第二自旋转移转矩型磁隧道结，其中，所述第一电阻状态为与高于高电阻水平的电阻相关联的高电阻状态，以及所述第二电阻状态为与低于低电阻水平的电阻相关联的低电阻状态，所述低电阻水平低于所述高电阻水平，以及其中，所述写入偏置条件包括：所述位线上的特定正电压脉冲和所述源线放电至接地。6.根据权利要求1所述的存储单元，其中，所述可变电阻器包括任何的自旋转移转矩型磁隧道结、相变存储型可变电阻器和忆阻器。7.根据权利要求1所述的存储单元，其中，所述多个可变电阻器包括：第一可变电阻器，并联连接在所述第一晶体管和所述源线之间；以及第二可变电阻器，并联连接在所述第二晶体管和所述源线之间，其中，所述存储单元在初始化模式中可操作，用于从未编程状态到随机编程状态的一次性编程，其中，在所述未编程状态中，所述多个可变电阻器均处于第一电阻状态，以及
其中，在所述随机编程状态中，所述第一可变电阻器中的至少一个或所述第二可变电阻器中的至少一个处于不同于所述第一电阻状态的第二电阻状态，以及所述存储单元存储具有逻辑值的位，所述逻辑值取决于任何的所述第一可变电阻器是否处于所述第二电阻状态，其中，当在所述初始化模式中操作时，所处存储单元执行写入过程，包括：响应于所述位线和所述源线上的写入偏置条件以及所述公共写入字线的激活，并且进一步根据随机过程变量的存在，将所述第一可变电阻器中的所述至少一个或所述第二可变电阻器中的所述至少一个切换到所述第二电阻状态，以及其中，所述随机过程变量决定所述多个可变电阻器中的哪一个切换到所述第二电阻状态，使得所述位的所述逻辑值在所述一次性编程之前是未知的。8.一种电路，包括：按列和行排列的存储单元阵列，其中，各存储单元包括：多个可变电阻器，包括：第一可变电阻器；以及第二可变电阻器；以及多个晶体管，包括：两个并联连接的第一晶体管；以及两个并联连接的第二晶体管，其中，所述第一晶体管和所述第一可变电阻器串联连接在位线和源线之间，且所述第一晶体管具有分别连接到公共写入字线和第一读取字线的栅极，并且其中，所述第二晶体管和所述第二可变电阻器串联连接在所述位线和所述源线之间，并且所述第二晶体管具有分别连接到所述公共写入字线和第二读取字线的栅极。9.根据权利要求8所述的电路，其中，所述电路还包括：外围电路，可操作地连接到各所述列的所述位线和所述源线以及所述公共写入字线，各所述行的所述第一读取字线和所述第二读取字线；以及与所述外围电路通信的控制器，其中，所述外围电路被配置成响应于来自所述控制器的控制信号，以使各存储单元在初始化模式中操作，其中，所述存储单元在所述初始化模式中的所述操作包括使得在所述存储单元中执行写入过程，以实现所述存储单元从未编程状态到随机编程状态的一次性编程，其中，在所述未编程状态中，所述存储单元的所述多个可变电阻器均处于第一电阻状态，其中，在所述随机编程状态中，所述第一可变电阻器和所述第二可变电阻器中的一个处于与所述第一电阻状态不同的第二电阻状态，且所述存储单元存储具有逻辑值的位，所述逻辑值取决于所述第一可变电阻器是否处于所述第二电阻状态，以及其中，所述存储单元中的所述写入过程是由对连接到所述存储单元的所述位线和所述源线应用写入偏置条件以及激活连接到所述存储单元的所述公共写入字线而引起的，使得响应于所述写入偏置条件和所述公共写入字线的激活，并且进一步根据所述存储单元中的随机过程变量的存在，所述存储单元内的所述多个可变电阻器中的一个可变电阻器切换到所述第二电阻状态，其中，所述外围电路还被配置成响应于来自所述控制器的附加控制信号，导致以操作只读模式操作已被编程为所述随机编程状态的所述存储单元，其中，在所述操作只读模式中的所述存储单元的所述操作包括执行读取过程以按顺序
从所述存储单元读出所存储的位，以及其中，所述控制器还被配置成使用所述存储的位来生成和输出位串。10.根据权利要求9所述的电路，其中，所述随机过程变量决定了所述多个可变电阻器中的哪一个切换到所述第二电阻状态，使得在所述一次性编程之前，所述位的所述逻辑值是未知的。11.根据权利要求9所述的电路，其中，在所述初始化模式中的所述存储单元的所述操作还包括导致分别使用连接到所述存储单元的所述第一读取字线和所述第二读取字线在所述存储单元中执行第一读取过程和第二读取过程，以确认所述写入过程的成功。12.根据权利要求9所述的电路，其中，在各存储...

【专利技术属性】
技术研发人员：巴特罗梅，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：