数据译码电路及方法技术

本申请公开一种数据译码电路以及数据译码方法。数据译码电路包含数据重组电路接收经由咬尾卷积码技术编码的编码数据，以依序辨识编码数据的第一未知位区段、已知位区段以及第二未知位区段，进一步依序衔接第二未知位区段与第一未知位区段为待译码数据。译码电路根据维特比算法及至少一已知位信息，对待译码数据进行译码产生译码结果，其中译码结果包含依序对应第二未知位区段与第一未知位区段的第二已译码位区段以及第一已译码位区段。数据还原电路依序衔接第一已译码位区段、对应已知位区段的已知译码位区段以及第二译码位区段，产生译码数据。译码数据。译码数据。

【技术实现步骤摘要】
数据译码电路及方法


[0001]本专利技术是关于数据译码技术，尤其是关于一种数据译码电路及 方法。

技术介绍

[0002]在低功率广域网中，使用者对于低功耗的需求越来越高。特别 是在物联网的应用下，大量使用装置需要连上网络。其中部分装置需要 低数据量的传输搭配长时间的等待。当数据接收的封包错误率过高，此 些装置就必须等待信号传送端重复传送信号来提高解调的正确率。
[0003]因此，如何改善接收端在封包错误率上的性能表现，以减少重 传次数，进而达到节约功耗延长电池寿命，是相当重要的议题。

技术实现思路

[0004]鉴于现有技术的问题，本专利技术之一目的在于提供一种数据译码 电路及方法，以改善现有技术。
[0005]本专利技术包含一种数据译码电路，包含：数据重组电路、译码电 路以及数据还原电路。数据重组电路配置以接收经由咬尾卷积码技术编 码的编码数据，以依序辨识编码数据包含的第一未知位区段、已知位区 段以及第二未知位区段，进一步依序衔接第二未知位区段与第一未知位 区段为待译码数据。译码电路配置以根据维特比算法以及至少一已知位 信息，对待译码数据进行译码以产生译码结果，其中译码结果包含依序 对应第二未知位区段与第一未知位区段的第二已译码位区段以及第一已 译码位区段。数据还原电路配置以依序衔接第一已译码位区段、对应已 知位区段的已知译码位区段以及第二译码位区段，以产生译码数据。
[0006]本专利技术另包含一种数据译码方法，应用在数据译码电路中，包 含：使数据重组电路接收经由咬尾卷积码技术编码的编码数据，以依序 辨识编码数据包含的第一未知位区段、已知位区段以及第二未知位区段， 进一步依序衔接第二未知位区段与第一未知位区段为待译码数据；使译 码电路根据维特比算法以及至少一已知位信息，对待译码数据进行译码 以产生译码结果，其中译码结果包含依序对应第二未知位区段与第一未 知位区段的第二已译码位区段以及第一已译码位区段；以及使数据还原 电路依序衔接第一已译码位区段、对应已知位区段的已知译码位区段以 及第二译码位区段，以产生译码数据。
[0007]有关本专利技术的特征、实作与功效，兹配合附图作较佳实施例详 细说明如下。
附图说明
[0008]图1显示本专利技术的一实施例中，一种数据接收装置的方块图；图2显示本专利技术的一实施例中，原始数据经由编码流程产生编码完成的数 据的示意图；图3显示本专利技术的一实施例中，编码电路的示意图；
图4显示本专利技术的一实施例中，图1的数据译码电路的方块图；图5显示本专利技术的一实施例中，编码数据经由数据译码电路的处理产生译 码数据的过程的示意图；图6显示本专利技术一实施例中，数据译码电路根据不同译码方法进行译码后 的效能示意图；图7为本专利技术一实施例中，一种数据译码方法的流程图；以及图8为本专利技术一实施例中，图7的步骤中，用以对待译码数据进行译码的 译码流程的流程图。【符号说明】100:数据接收装置110:信道估测电路120:信号检测电路130:解扰电路140:解速率匹配电路150:数据译码电路160:循环冗余校验电路S210～S230:步骤300:编码电路310:缓存器320:加法器400:数据重组电路410:译码电路420:数据还原电路700:数据译码方法S710～S730:步骤800:译码流程S810～S895:步骤A:原始数据B:调试数据C:数据DD:译码数据DS1:第一已译码位区段DS2:第二译码位区段DR:解碼结果ED:编码数据KD:已知译码位区段KI:已知位信息KS:已知位区段RD:接收数据
SE1:第一待编码位区段SE2:第二待编码位区段SE3:第三待编码位区段UDD:待译码数据US1:第一未知位区段US2:第二未知位区段Y:待传送数据Z:数据
具体实施方式
[0009]本专利技术之一目的在于提供一种数据译码装置及方法，利用咬尾 卷积码(tail-biting convolutional code)的特性降低搜寻阶数，并维持解碼 的效能。本专利技术适用在使用咬尾卷积码编码/译码器的一般通信系统，例 如第四代移动通信系统(Long Term Evolution；LTE)、物联网(Internet ofThings；IoT)等。
[0010]请参照图1。图1显示本专利技术的一实施例中，一种数据接收装置 100的方块图。数据接收装置100包含：信道估测电路110、信号检测电路 120、解扰电路130、解速率匹配电路140、数据译码电路150以及循环冗余 校验电路160。
[0011]在一实施例中，信道估测电路110通过传输信道，接收由数据 传输装置(未绘示)传送的接收数据RD。信道估测电路110、信号检测电 路120、解扰电路130及解速率匹配电路140依序对接收数据RD进行相应的 前处理，产生编码数据ED。其中，本
具有通常知识者可以不同 的方式进行上述的前处理，在此不再赘述。
[0012]数据译码电路150对编码数据ED进行译码，产生译码数据DD， 并由循环冗余校验电路160对译码数据DD中所包含对应循环冗余校验码 (Cyclic Redundancy Check；CRC)的部分进行校验，并在校验正确后完 成数据接收。
[0013]在一实施例中，译码方式与编码数据ED在数据传输装置一端进 行的编码特性相关。在一实施例中，编码数据ED是由数据传输装置中的 编码电路对原始数据经由咬尾卷积码技术编码产生。
[0014]以下将针对咬尾卷积码的编码技术的特性进行详细的说明。
[0015]请同时参照图2以及图3。图2显示本专利技术的一实施例中，原始 数据A经由编码流程产生编码完成的数据Z的示意图。图3显示本专利技术的一 实施例中，编码电路300的示意图。
[0016]如图2所示，原始数据A是长度为N
A
×
1的向量，亦即其为具有 N
A
个位数的数据，并包含第一及第二待编码位区段SE1、SE2，相对可进 行预测的译码端而言，分别为未知及已知的位区段。其中，第一待编码 位区段SE1包含例如，但不限于系统帧编号(system frame number；SFN) 及超系统帧编号(hyper SFN)。
[0017]在步骤S210中，原始数据A添加第三待编码位区段SE3，例如长 度为N
B
的调试数据B，成为长度为N
C
×
1的数据C。调试数据B可由例如但 不限在循环冗余校验实现，用在检验原始数据A的正确性。调试数据B段 由第一及第二待编码位区段SE1、SE2运算产生，也是未知的位区段。此 时，N
C
＝N
A
+N
B
。
[0018]在步骤S220中，数据C经过藉由编码电路300进行信道编码，来 对抗信道效应。
[0019]如图3所示，在一实施例中，编码电路300包含数目为L个(例 如6个)的多位缓存器310(以文字'D'标示)以及多位加法器320(以符号 '+'标示)。藉由上述组件，图3的编本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据译码电路，其特征在于，包含：一数据重组电路，配置以接收经由咬尾卷积码技术编码的一编码数据，以依序辨识该编码数据包含的一第一未知位区段、一已知位区段以及一第二未知位区段，进一步依序衔接该第二未知位区段与该第一未知位区段为一待译码数据；一译码电路，配置以根据一维特比算法以及至少一已知位信息，对该待译码数据进行译码以产生一译码结果，其中该译码结果包含依序对应该第二未知位区段与该第一未知位区段的一第二已译码位区段以及一第一已译码位区段；以及一数据还原电路，配置以依序衔接该第一已译码位区段、对应该已知位区段之一已知译码位区段以及该第二译码位区段，以产生一译码数据。2.如权利要求1所述的数据译码电路，其特征在于，该编码数据是由具有一缓存器长度的一数据编码装置，根据一待编码数据产生，且该待编码数据包含一第一待编码位区段、一第二待编码位区段以及一第三待编码位区段，其中该第一待编码位区段以及该第三待编码位区段分别为一未知位区段，该第二待编码位区段为一已知位区段并对应在该已知位信息；其中该数据编码装置藉由一编码率，根据该第一待编码位区段以及该第二待编码位区段中邻接于该第一待编码位区段且长度相当于该缓存器长度的一第一部分产生该第一未知位区段，根据该第二待编码位区段中该第一部分外的一第二部分产生该已知位区段，以及根据该第三待编码位区段产生该第二未知位区段。3.如权利要求2所述的数据译码电路，其特征在于，该第一待编码位区段包含一系统帧编号以及一超系统帧编号，该第三待编码位区段包含一循环冗余校验码。4.如权利要求2所述的数据译码电路，其特征在于，该译码电路配置以根据该第二待编码位区段中邻接于该第三待编码位区段且长度相当于该缓存器长度的部分设定一初始搜寻状态，依序将该待译码数据的各多位字节设为一当下位，以进行一搜寻程序，该搜寻程序包含：根据该已知位信息，判断该当下位是否为已知；在该当下位为已知时，在该当下位为0时设置对应该当下位的多位状态的后半为无效并设置对应的一累积度量值为最小，并在该当下位为1时设置对应该当下位的该多位状态的前半为无效并设置对应的该累积度量值为最小；在该当下位为已知或未知时，判断该当下位未被设置为无效的该多位状态中，任一当下可能状态所对应的二前导状态是否至少其中之一为有效；在该二前导状态均无效时，设置该当下可能状态为无效，并设置对应的该累积度量值为最小；在该二前导状态至少其中之一为有效时，设置该当下可能状态为有效，以分别计算该当下可能状态对应有效的该二前导状态的该累积度量值，并自该二前导状态的该累积度量值中选择一较大累积度量值作为该当下可能状态的该累积度量值，且选择对应该较大累积度量值的该前导状态作为一幸存路径；以及当所有该多位状态已决定且对应的该累积度量值已产生，使该当下位的下一位作为该当下位进行该搜寻程序。5.如权利要求4所述的数据译码电路，其特征在于，该译码电路更配置以在该待译码数
据的所有该多位均完成该搜寻程序后，根据该幸存路径回溯产生该译码结果。6.一种数据译...

【专利技术属性】
技术研发人员：王凤翔，蒲俊玮，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：