本发明专利技术实施例提供了一种内存加速验证方法、装置、电子设备及存储介质，涉及计算机技术领域。其中，该方法包括：获取访问请求，所述访问请求包括内存地址；当访问信息表中所述内存地址的访问次数大于或等于最大访问次数时，将所述内存地址所指示的数据作为响应数据返回，以控制通过预先记录的写入数据对所述响应数据进行验证；否则，控制重发所述访问请求，并通过访问信息表中的访问次数记录所述内存地址的本次访问。通过模拟内存加速卡在缓存命中失败时的处理逻辑，并对返回的响应数据进行验证，可以确定内存加速功能是否正常，方便工作人员对内存加速功能进行检测和调试，可以提高检测和调试效率。检测和调试效率。检测和调试效率。
【技术实现步骤摘要】
内存加速验证方法、装置、电子设备及存储介质
[0001]本专利技术涉及计算机
，特别是涉及一种内存加速验证方法、装置、电子设备及存储介质。
技术介绍
[0002]计算机在运行时通常要对计算机内存进行不断的写入和访问，写入和访问的速度直接影响了计算机的运行效率。在实际应用中，可以采用内存加速卡实现对内存访问的加速。内存加速卡可以在第一次接收到对内存地址的访问请求时，从内存地址中获取数据已返回并将其缓存，从而，在下一次接收到对该内存地址的访问请求时，可以直接从该缓存中获取对应的数据返回，并不需要再从内存地址中获取数据。内存加速卡在第一次接收到对内存地址的访问请求时，通常不会直接返回响应数据，而是在多次收到该访问请求之后才会返回响应数据。
[0003]然而，目前并没有针对内存加速卡处理逻辑的验证方法。
技术实现思路
[0004]鉴于上述问题，提出了本专利技术实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种内存加速验证方法。
[0005]相应的，本专利技术实施例还提供了一种内存加速验证装置、电子设备及存储介质，用以保证上述方法的实现及应用。
[0006]为了解决上述问题，本专利技术实施例公开了一种内存加速验证方法，包括：
[0007]获取访问请求，所述访问请求包括内存地址；
[0008]当访问信息表中所述内存地址的访问次数大于或等于预设的最大访问次数时，将所述内存地址所指示的数据作为响应数据返回，以控制通过预先记录的写入数据对所述响应数据进行验证；<br/>[0009]否则，控制重发所述访问请求，并通过访问信息表中的访问次数记录所述内存地址的本次访问。
[0010]可选地，所述控制重发所述访问请求，包括：
[0011]返回第一预设数据，以在所述内存地址的访问次数小于预设的最大访问次数时，重发所述访问请求，所述第一预设数据用于指示重发所述访问请求。
[0012]可选地，所述通过访问信息表中的访问次数记录所述内存地址的本次访问，包括：
[0013]当检测到对所述第一预设数据的返回开始时，设置所述访问信息表中所述内存地址的第一访问标记为非预设取值，所述第一访问标记用于指示所述第一预设数据的传输状态；
[0014]当检测到对所述第一预设数据的返回结束时，设置所述访问信息表中所述内存地址的第一访问标记为预设取值；
[0015]当所述访问信息表中所述内存地址的第一访问标记为预设取值时，通过访问信息
表中的访问次数记录所述内存地址的本次访问。
[0016]可选地，所述将所述内存地址所指示的数据作为响应数据返回之前，所述方法还包括：
[0017]返回第二预设数据，所述第二预设数据用于指示所述响应数据为真实数据；
[0018]所述控制通过预先记录的写入数据对所述响应数据进行验证，包括：
[0019]控制在所述响应数据为真实数据时，通过预先记录的写入数据对所述响应数据进行验证。
[0020]可选地，所述方法还包括：
[0021]当所述访问信息表中所述内存地址的访问次数大于或等于最大访问次数时，设置所述访问信息表中所述内存地址的第二访问标记为预设取值，所述第二访问标记用于指示所述内存地址的访问次数是否大于或等于所述最大访问次数；
[0022]周期性的删除所述访问信息表中所述第二访问标记为预设取值的记录。
[0023]本专利技术实施例还公开了一种内存加速验证装置，包括：
[0024]访问请求获取模块，用于获取访问请求，所述访问请求包括内存地址；
[0025]响应数据验证模块，用于当访问信息表中所述内存地址的访问次数大于或等于预设的最大访问次数时，将所述内存地址所指示的数据作为响应数据返回，以控制通过预先记录的写入数据对所述响应数据进行验证；
[0026]重发及记录模块，用于否则，控制重发所述访问请求，并通过访问信息表中的访问次数记录所述内存地址的本次访问。
[0027]可选地，所述重发及记录模块，包括：
[0028]重发控制子模块，用于返回第一预设数据，以在所述内存地址的访问次数小于预设的最大访问次数时，重发所述访问请求，所述第一预设数据用于指示重发所述访问请求。
[0029]可选地，所述重发及记录模块，还包括：
[0030]第一访问标记设置子模块，用于当检测到对所述第一预设数据的返回开始时，设置所述访问信息表中所述内存地址的第一访问标记为非预设取值，所述第一访问标记用于指示所述第一预设数据的传输状态；
[0031]第二访问标记设置子模块，用于当检测到对所述第一预设数据的返回结束时，设置所述访问信息表中所述内存地址的第一访问标记为预设取值；
[0032]记录子模块，用于当所述访问信息表中所述内存地址的第一访问标记为预设取值时，通过访问信息表中的访问次数记录所述内存地址的本次访问。
[0033]可选地，所述装置还包括：
[0034]第二预设数据返回模块，用于返回第二预设数据，所述第二预设数据用于指示所述响应数据为真实数据；
[0035]所述响应数据验证模块，包括：
[0036]响应数据验证子模块，用于当访问信息表中所述内存地址的访问次数大于或等于最大访问次数时，将所述内存地址所指示的数据作为响应数据返回，以控制在所述响应数据为真实数据时，通过预先记录的写入数据对所述响应数据进行验证。
[0037]可选地，所述装置还包括：
[0038]第三访问标记设置模块，用于当所述访问信息表中所述内存地址的访问次数大于
或等于最大访问次数时，设置所述访问信息表中所述内存地址的第二访问标记为预设取值，所述第二访问标记用于指示所述内存地址的访问次数是否大于或等于所述最大访问次数；
[0039]记录删除模块，用于周期性的删除所述访问信息表中所述第二访问标记为预设取值的记录。
[0040]本专利技术实施例还公开了一种电子设备包括有存储器，以及一个或者一个以上的程序，其中一个或者一个以上程序存储于存储器中，且经配置以由一个或者一个以上处理器执行所述一个或者一个以上程序包含用于进行以下操作的指令：
[0041]获取访问请求，所述访问请求包括内存地址；
[0042]当访问信息表中所述内存地址的访问次数大于或等于最大访问次数时，将所述内存地址所指示的数据作为响应数据返回，以控制通过预先记录的写入数据对所述响应数据进行验证；
[0043]否则，控制重发所述访问请求，并通过访问信息表中的访问次数记录所述内存地址的本次访问。
[0044]本专利技术实施例还公开了一种可读存储介质，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行本专利技术实施例中任一所述的内存加速验证方法。
[0045]本专利技术实施例包括以下优点：
[0046]本专利技术通过获取访问请求，所述访问请求包括内存地址；当访问信息表中所述内存地址的访问次数大于或等于最大访问次数时，将所述内存地址所本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种内存加速验证方法，其特征在于，包括：获取访问请求，所述访问请求包括内存地址；当访问信息表中所述内存地址的访问次数大于或等于预设的最大访问次数时，将所述内存地址所指示的数据作为响应数据返回，以控制通过预先记录的写入数据对所述响应数据进行验证；否则，控制重发所述访问请求，并通过访问信息表中的访问次数记录所述内存地址的本次访问。2.根据权利要求1所述的方法，其特征在于，所述控制重发所述访问请求，包括：返回第一预设数据，以在所述内存地址的访问次数小于预设的最大访问次数时，重发所述访问请求，所述第一预设数据用于指示重发所述访问请求。3.根据权利要求2所述的方法，其特征在于，所述通过访问信息表中的访问次数记录所述内存地址的本次访问，包括：当检测到对所述第一预设数据的返回开始时，设置所述访问信息表中所述内存地址的第一访问标记为非预设取值，所述第一访问标记用于指示所述第一预设数据的传输状态；当检测到对所述第一预设数据的返回结束时，设置所述访问信息表中所述内存地址的第一访问标记为预设取值；当所述访问信息表中所述内存地址的第一访问标记为预设取值时，通过访问信息表中的访问次数记录所述内存地址的本次访问。4.根据权利要求1所述的方法，其特征在于，所述将所述内存地址所指示的数据作为响应数据返回之前，所述方法还包括：返回第二预设数据，所述第二预设数据用于指示所述响应数据为真实数据；所述控制通过预先记录的写入数据对所述响应数据进行验证，包括：控制在所述响应数据为真实数据时，通过预先记录的写入数据对所述响应数据进行验证。5.根据权利要求1-4任一项所述的方法，其特征在于，所述方法还包括：当所述访问信息表中所述内存地址的访问次数大于或等于最大访问次数时，设置所述访问信息表中所述内存地址的第二访问标记为预设取值，所述第二访问标记用于指示所述内存地址的访问次数是否大于或等于所述最大访问次数；周期性的删除所述访问信息表中所述第二访问标记为预设取值的记录。6.一种内存加速验证装置，其特征在于，包括：访问请求获取模块，用于获取访问请求，所述访问请求包括内存地址；响应数据验证模块，用于当访问信息表中所述内存地址的访问次数大于或等于预设的最大访问次数时，将所述内存地址所指示的数据作为响应数据返回，以控制通过预先记录的写入数据对所述响应数据进行验证；重发及记录模块，用于否则，控制重发所述访问请求，并通过访问信息表中的访问次数记录所述内存地址的本次访问。7.根据权利要求6所述的装置，其特征在于，所述重发及记录...
【专利技术属性】
技术研发人员：张晓辉，王朋宇，
申请(专利权)人：龙芯中科技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。