一种申威1621COME主板电路制造技术

本实用新型专利技术涉及服务器主板技术领域，具体为一种申威1621COME主板电路，其电路布局简单，降低成本，其包括1621处理器芯片，其特征在于，所述1621处理器芯片连接申威ICH2芯片、四根DDR3、第一FLASH模块、第一JTAG接口、PCIE插条一，所述申威ICH2芯片连接第二FLASH芯片、两根DDR3颗粒、PCIE插条二、VGA&LVDS模块、RTC模块、以太网模块、UART串口、USB接口、SATA接口、GPIO模块、IIC总线、第二JTAG接口、电平转换模块，所述电平转换模块连接LPC总线、CPLD，所述CPLD连接第三JTAG接口和所述电平转换模块。CPLD连接第三JTAG接口和所述电平转换模块。CPLD连接第三JTAG接口和所述电平转换模块。

【技术实现步骤摘要】
一种申威1621COME主板电路


[0001]本技术涉及服务器主板
，具体为一种申威1621COME主板电路。

技术介绍

[0002]申威服务器是国产的处理器，相比其他国产处理器，申威在性能上走在前列，申威1621处理器是其中一种，目前应用1621处理器的主板电路结构布局复杂，成本高。

技术实现思路

[0003]为了解决现有电路布局复杂的问题，本技术提供了一种申威1621COME主板电路，其电路布局简单，降低成本。
[0004]其技术方案是这样的：一种申威1621COME主板电路，其包括1621处理器芯片，其特征在于，所述1621处理器芯片连接申威ICH2芯片、四根DDR3、第一FLASH模块、第一JTAG接口、PCIE插条一，所述申威ICH2芯片连接第二FLASH芯片、两根DDR3颗粒、PCIE插条二、VGA&LVDS模块、RTC模块、以太网模块、UART串口、USB接口、SATA接口、GPIO模块、IIC总线、第二JTAG接口、电平转换模块，所述电平转换模块连接LPC总线、CPLD，所述CPLD连接第三JTAG接口和所述电平转换模块。
[0005]其进一步特征在于，
[0006]所述RTC模块包括时钟芯片UHA4，所述时钟芯片UHA4的1脚和2脚连接晶振，所述晶振的5脚通过电阻RHA126连接电阻RHA363的一端和电源管理芯片QHA2的6脚，所述晶振的6脚通过电阻RHA123连接电阻RHA362的一端和电源管理芯片QHA2的3脚，所述时钟芯片UHA4的7脚连接电容CHA364一端和整流二极管DHA2的2脚，所述整流二极管DHA2的3脚连接所述申威ICH2芯片，所述整流二极管DHA2的1脚连接电阻RHA113一端，所述电阻RHA113另一端通过保险丝BHA49连接电容CHA363一端、CHA362一端、CHA361一端、3.3V电源和所述时钟芯片UHA4的8脚，所述电源管理芯片QHA2的1脚连接电阻RHA364一端和所述申威ICH2芯片，所述电源管理芯片QHA2的4脚连接电阻RHA365一端和所述申威ICH2芯片，所述电阻RHA364另一端、电阻RHA365另一端均连接VDD、所述电源管理芯片QHA2的2脚和5脚；
[0007]所述第二FLASH模块包括门控制芯片UHA2和flash芯片USP1，所述门控制芯片UHA2的2脚、3脚、6脚均接地，所述门控制芯片UHA2的4脚通过电阻RHA97连接所述申威ICH2芯片，所述申威ICH2芯片的5脚连接VDD和电容CHA359一端，所述电容CHA359另一端接地，所述门控制芯片UHA2的1脚连接所述flash芯片USP1的2脚、电阻RHA104一端、电阻RHA108一端，所述电阻RHA104另一端连接VDD、电阻RHA105一端、电阻RHA103一端，所述电阻RHA103另一端连接所述flash芯片USP1的3脚，所述flash芯片USP1的8脚连接VDD和电容CHA360的一端，所述电容CHA360另一端接地，所述flash芯片USP1的7脚通过电阻RHA106连接VDD，所述电阻RHA105另一端和所述flash芯片USP1的1脚、5脚、6脚均连接申威ICH2芯片。
[0008]采用本技术后，将原本1621处理器芯片连接8根内存条直接减少为4根，运行经济模式，并对外围电路进行合理调整，结构布局简单，降低了成本。
附图说明
[0009]图1为本技术电路原路框图；
[0010]图2为RTC模块电路原理图；
[0011]图3为第二FLASH模块电路原理图。
具体实施方式
[0012]见图1，图2，图3所示，一种申威1621COME主板电路，其包括1621处理器芯片，所述1621处理器芯片连接申威ICH2芯片、四根DDR3、第一FLASH模块、第一JTAG接口、PCIE插条一，申威ICH2芯片连接第二FLASH芯片、两根DDR3、PCIE插条二、VGA&LVDS模块、RTC模块、以太网模块、UART串口、USB接口、SATA接口、GPIO模块、IIC总线、第二JTAG接口、电平转换模块，电平转换模块连接LPC总线、CPLD，CPLD连接第三JTAG接口和电平转换模块。1621处理器芯片与申威ICH2芯片之间通过PCIE总线相连接，ICH2芯片提供PCIE、USB、VGA、UART、LPC等接口信号，通过COMe连接器提供给底板使用。CPLD芯片控制主板上电时序和复位。
[0013]RTC模块包括时钟芯片UHA4，时钟芯片UHA4的1脚和2脚连接晶振，晶振的5脚通过电阻RHA126连接电阻RHA363的一端和电源管理芯片QHA2的6脚，晶振的6脚通过电阻RHA123连接电阻RHA362的一端和电源管理芯片QHA2的3脚，时钟芯片UHA4的7脚连接电容CHA364一端和整流二极管DHA2的2脚，整流二极管DHA2的3脚连接申威ICH2芯片，整流二极管DHA2的1脚连接电阻RHA113一端，电阻RHA113另一端通过保险丝BHA49连接电容CHA363一端、CHA362一端、CHA361一端、3.3V电源和时钟芯片UHA4的8脚，电源管理芯片QHA2的1脚连接电阻RHA364一端和申威ICH2芯片，电源管理芯片QHA2的4脚连接电阻RHA365一端和申威ICH2芯片，电阻RHA364另一端、电阻RHA365另一端均连接VDD、电源管理芯片QHA2的2脚和5脚；
[0014]第二FLASH模块包括门控制芯片UHA2和flash芯片USP1，门控制芯片UHA2的2脚、3脚、6脚均接地，门控制芯片UHA2的4脚通过电阻RHA97连接申威ICH2芯片，申威ICH2芯片的5脚连接VDD和电容CHA359一端，电容CHA359另一端接地，门控制芯片UHA2的1脚连接flash芯片USP1的2脚、电阻RHA104一端、电阻RHA108一端，电阻RHA104另一端连接VDD、电阻RHA105一端、电阻RHA103一端，电阻RHA103另一端连接flash芯片USP1的3脚，flash芯片USP1的8脚连接VDD和电容CHA360的一端，电容CHA360另一端接地，flash芯片USP1的7脚通过电阻RHA106连接VDD，电阻RHA105另一端和flash芯片USP1的1脚、5脚、6脚均连接申威ICH2芯片。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种申威1621COME主板电路，其包括1621处理器芯片，其特征在于，所述1621处理器芯片连接申威ICH2芯片、四根DDR3、第一FLASH模块、第一JTAG接口、PCIE插条一，所述申威ICH2芯片连接第二FLASH芯片、两根DDR3颗粒、PCIE插条二、VGA&LVDS模块、RTC模块、以太网模块、UART串口、USB接口、SATA接口、GPIO模块、IIC总线、第二JTAG接口、电平转换模块，所述电平转换模块连接LPC总线、CPLD，所述CPLD连接第三JTAG接口和所述电平转换模块。2.根据权利要求1所述的一种申威1621COME主板电路，其特征在于，所述RTC模块包括时钟芯片UHA4，所述时钟芯片UHA4的1脚和2脚连接晶振，所述晶振的5脚通过电阻RHA126连接电阻RHA363的一端和电源管理芯片QHA2的6脚，所述晶振的6脚通过电阻RHA123连接电阻RHA362的一端和电源管理芯片QHA2的3脚，所述时钟芯片UHA4的7脚连接电容CHA364一端和整流二极管DHA2的2脚，所述整流二极管DHA2的3脚连接所述申威ICH2芯片，所述整流二极管DHA2的1脚连接电阻RHA113一端，所述电阻RHA113另一端通过保险丝BHA49连接电容CHA363一端、CHA362一端、CHA361一端、3.3V电源和所述时...

【专利技术属性】
技术研发人员：方伟迪，黄胜顶，蒋小铂，李强，徐江川，刘鑫，
申请(专利权)人：上海君众信息科技有限公司，
类型：新型
国别省市：