SIMD乘法器及数字处理器制造技术

本公开提供了新的SIMD乘法器和数字处理器，其中输入单元根据控制信号将被乘数和乘数分配至每个部分积生成单元或者与其对应的常量乘法单元；每个选择器根据控制信号选择将部分积生成单元或其对应的常量乘法单元产生的部分积提供至部分积压缩单元；部分积压缩单元将从各个选择器接收的部分积进行压缩得到的信号输出给与各个部分积生成单元对应的加法器进行合并以产生第一积，并将对各选择器提供的所有部分积进行压缩得到的信号输出给最终积合成单元以产生第二积；输出单元根据控制信号选择输出多个第一积还是一个第二积。该方案复用了已有部件并通过少量硬件改动提高了乘法器的运算速度。法器的运算速度。法器的运算速度。

【技术实现步骤摘要】
SIMD乘法器及数字处理器


[0001]本专利技术涉及数字信号处理，尤其涉及一种乘法器和包含该乘法器的数字处理器。

技术介绍

[0002]乘法器是微处理器和数字信号处理器中重要的基本部件，是图像处理等实时信号处理的核心，其性能在很大程度上影响着系统处理数据的性能。传统的硬件乘法器常采用“串行移位”和“并行加法”相结合的方法，但这种串行累加移位的方式很难满足实时信号处理的需求。因此，很多高性能数字信号处理器中增加了SIMD(Single Instruction Multiple Data)乘法器部件来提高数据处理的并行性。
[0003]通常高位SIMD乘法器可利用多个低位乘法器来实现，例如64位乘法器可以由2个32
×
32位乘法器或4个64
×
16位乘法器实现，而32
×
32位乘法器又可由4个32
×
8乘法器或2个32
×
16乘法器实现，64
×
16位乘法器可由2个64
×
8位乘法器实现。但对于N位乘法器，在一个周本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SIMD乘法器，其特征在于，包括：输入单元、输出单元、多个部分积生成单元，部分积压缩单元、最终积合成单元、与每个部分积生成单元对应的常量乘法单元、选择器以及加法器，其中：输入单元，用于根据接收的控制信号将相应的被乘数和乘数分配至各个部分积生成单元或者各个常量乘法单元；每个选择器，用于根据所述控制信号选择将部分积生成单元或其对应的常量乘法单元产生的部分积提供至部分积压缩单元；部分积压缩单元，用于对从各选择器接收的部分积进行压缩以得到和信号与进位信号并提供至最终积合成单元，以及用于对每个选择器提供的部分积进行压缩以得到和信号与进位信号并提供至相应加法器进行合并以产生第一积；最终积合成单元，用于对来自部分积压缩单元的和信号与进位信号进行合并以产生第二积；输出单元，用于根据所述控制信号输出各加法器产生的第一积或由最终积合成单元产生的第二积。2.根据权利要求1所述的乘法器，其特征在于，被分配至各个常量乘法单元的被乘数和乘数位数相同，乘数为常量并且乘数中为1的位数不超过所述乘法器的位宽与部分积...

【专利技术属性】
技术研发人员：王震宇，赵芮，王刚，王平，
申请(专利权)人：上海登临科技有限公司，
类型：发明
国别省市：