【技术实现步骤摘要】
量子线路分块编译方法、装置、设备、存储介质和产品
[0001]本申请涉及量子
，特别是涉及一种量子线路分块编译方法、装置、设备、存储介质和产品。
技术介绍
[0002]随着量子计算机的发展，量子比特数目逐步增多，这就需要更好的量子编译器来优化大规模量子线路。
[0003]相关技术中，采用QGo编译器用暴力搜索的方法对大规模量子线路进行划分，每次从大规模量子线路中划分出一个包含最多量子门的子线路块，然后将子线路块包含的门从原来的量子线路中剔除，再从剩余的量子线路中划分出一个包含最多量子门的子线路块，直到将原来的大规模量子线路划分完毕为止。
[0004]然而，相关技术中的量子线路划分方法的效率比较低，降低了量子编译的速度。
技术实现思路
[0005]基于此，有必要针对上述技术问题，提供一种量子线路分块编译方法、装置、设备、存储介质和产品，能够减少量子线路分块消耗的时间，提高量子线路划分的效率，以此提高量子编译的速度。
[0006]第一方面，本申请提供了一种量子线路分块方法，该方法包括...
【技术保护点】
【技术特征摘要】
1.一种量子线路分块方法，其特征在于，所述方法包括：根据量子处理器拓扑结构图，将目标逻辑量子线路转换为与所述量子处理器拓扑结构图匹配的物理量子线路；根据预设的多个比特组集合，将所述物理量子线路划分为多个子线路块集合；所述多个比特组集合为根据所述量子处理器拓扑结构图对所述物理量子线路中的物理比特进行分组处理后得到；其中，将所述物理量子线路划分为多个子线路块集合所用的运行时间与所述物理量子线路中的比特数量成线性关系。2.根据权利要求1所述的方法，其特征在于，所述目标逻辑量子线路中包括单比特门和可控非门，所述单比特门为一个比特构成的门，所述可控非门为两个比特构成的门；所述根据量子处理器拓扑结构图，将目标逻辑量子线路转换为与所述量子处理器拓扑结构图匹配的物理量子线路，包括：根据所述量子处理器拓扑结构图，将所述目标逻辑量子线路中的逻辑比特映射为物理比特，并通过添加量子交换门，交换所述目标逻辑量子线路中所述物理比特的顺序，得到交换后的可控非门，所述交换后的可控非门能够在量子处理器上执行；根据所述物理比特、所述交换后的可控非门和所述单比特门，生成所述物理量子线路。3.根据权利要求2所述的方法，其特征在于，所述根据预设的多个比特组集合，将所述物理量子线路划分为多个子线路块集合，包括：对第一侯选物理量子线路进行分层处理，得到多个线路层；所述第一侯选物理量子线路为去除了单比特门后的物理量子线路；根据所述预设的多个比特组集合，通过对所述第一侯选物理量子线路中各线路层逐层执行线路分块步骤，得到所述多个可控非门子线路块集合；根据执行顺序，将所述单比特门添加到相应可控非门子线路块集合中，得到所述多个子线路块集合。4.根据权利要求3所述的方法，其特征在于，所述线路分块步骤包括：根据所述预设的多个比特组集合，搜索所述多个线路层中第一层中可控非门组合成的初始子线路块；每个初始子线路块中包括至少一个可控非门；根据所述初始子线路块和所述第二线路层中的可控非门的数量，获取候选子线路块；根据所述候选子线路块的数量，获取子线路块集合；去除所述第一侯选物理量子线路中所述子线路块集合中的可控非门，得到第二侯选物理量子线路，并对所述第二候选物理量子线路，执行所述线路分块步骤，直至新的候选物理量子线路中不存在可控非门，将得到所有子线路块集合确定为所述多个可控非门子线路块集合。5.根据权利要求4所述的方法，其特征在于，在所述去除所述第一侯选物理量子线路中所述子线路块集合中的可控非门之前，所述方法还包括：若所述子线路块集合中的可控非门的数量小于预设数量，且当前层小于所述第一侯选物理量子线路的总层数，则对所述多个比特组集合中的比特组数量进行增量处理，得到多个新的比特组集合；并根据所述多个新的比特组集合，执行通过对所述第一侯选物理量子线路中各线路层
逐层执行线路分块步骤，得到所述多个可控非门子线路块集合的步骤。6.根据权利要求4或5所述的方法，其特征在于，所述根据所述候选子线路块的数量，获取子线路块集合，包括：若所述候选子线路块等于1，从所述第二线路层开始，将所述第二线路层之后的线路层中与所述候选子线路块相匹配的可控非门加入到所述候选子线路块中，直至不存在与所述候选子线路块相匹配的可控非门为止；若所述候选子线路块...
【专利技术属性】
技术研发人员：胡孟军，许宏泽，庄伟峰，刘东，普亚南，顾炎武，钱鹏，肖骁，钱辰，柴绪丹，马运恒，
申请(专利权)人：北京量子信息科学研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。