【技术实现步骤摘要】
一种基于FPGA的40Gbps高速通信系统及方法
[0001]本专利技术属于高速数据采集领域,特别涉及一种基于FPGA的40Gbps高速通信系统及方法。
技术介绍
[0002]随着互联网产业的快速发展,使得越来越多的终端设备并入互联网,并导致了数据量的爆炸式增长,而现有的通信网络难以支撑如此大数据量的通信。研究更高传输速率的通信方式变得极为重要。
[0003]由于光纤的通信容量大,传输距离远,信号干扰小,传输质量佳等等优点,使得光纤在通信领域有着越来越重要的作用。随着工业系统中对硬件速度要求日益提高,对于硬件之间的数据通信速率也有着越来越高的要求。所以光纤被广泛应用于硬件之间的数据交换。
[0004]现场可编程门阵列,即FPGA,是继PAL、GAL、CPLD之后,发展比较成熟的可编程器件发展的产物,其低延时,高连接性,并行传输的特点,使得FPGA成为实现数据高速传输的最佳平台之一。
技术实现思路
[0005]为了实现上述目的,本专利技术的技术方案如下:一种基于FPGA的40Gbps高速通信系统 ...
【技术保护点】
【技术特征摘要】
1.一种基于FPGA的40Gbps高速通信系统,包括上位机和FPGA部,其特征在于,所述FPGA部包括数据转接板、高速基带板、DA子卡和AD子卡,其中,所述上位机与数据转接板连接,上位机包括参数设置模块和数据绘制模块,参数设置模块选择合适的参数生成帧数据,发送数据给数据转接板,以及接收FPGA部传来的控制指令和数据;数据绘制模块对回收的帧数据进行算法解析,并与发送数据比较,绘制对应的星座图,完成通信链路的验证;所述数据转接板包括PCIE接口和DDR4多帧缓存器;所述高速基带板包括AD_RAM逻辑模块、DA_RAM逻辑模块、JESD204B协议模块,数据转接板与高速基带板还均包括光纤收发逻辑模块,数据转接板与高速基带板通过光纤收发逻辑模块进行通信,PCIE接口与上位机通信,DDR4多帧缓存器与PCIE接口相连,通过PCIE接口与上位机的数据交换,AD_RAM逻辑模块和DA_RAM逻辑模块通过JESD204B协议模块与AD子卡和DA子卡进行数据交换。2.根据权利要求1所述的基于FPGA的40Gbps高速通信系统,其特征在于,所述PCIE接口通过读写AXI总线实现与上位机通信。3.根据权利要求1所述的基于FPGA的40Gbps高速通信系统,其特征在于,所述DDR4多帧缓存器通过AXI Interconnect与PCIE接口直接相连。4.根据权利要求1所述的基于FPGA的40Gbps高速通信系统,其特征在于,所述光纤收发逻辑模块通过四通道SFP接口完成数据转接板与高速基带板之间的通信。5.根据权利要求1所述的基于FPGA的40Gbps高速通信系统,其特征在于,所述数据转接板与高速基带板之间的数据...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。