一种阵列基板以及显示面板制造技术

本申请公开了一种阵列基板以及显示面板，阵列基板包括基底，位于基底一侧的多个阵列排布的像素电路单元；各像素电路单元在基底上的正投影面积相同，且像素电路单元的正投影的长度小于61微米，宽度小于61微米；多个呈阵列排布的像素电路单元形成一个像素电路组，多个像素电路组呈阵列排布；其中，各像素电路组内的相邻像素电路单元在基底上的正投影的间距，小于各相邻像素电路组在基底上的正投影的间距。本申请能够在实现像素电路单元紧密排布的情况下，确保显示区内多个像素电路组的排布周期相同，从而有效压缩空间，以避免摩尔纹效应。以避免摩尔纹效应。以避免摩尔纹效应。

【技术实现步骤摘要】
一种阵列基板以及显示面板


[0001]本申请涉及显示
，尤其是涉及一种阵列基板以及显示面板。

技术介绍

[0002]现有技术中，为了实现窄边框，通常是压缩部分像素电路区域，从而实现窄边框效果。
[0003]然而，这种压缩方式会导致压缩区域的像素电路尺寸小于正常区域的像素电路尺寸，像素电路尺寸不同，容易产生摩尔纹，造成显示Mura(显示不均)，继而影响显示屏幕效果。

技术实现思路

[0004]本申请主要解决的技术问题是提供一种阵列基板以及显示面板，通过压缩各像素电路单元的尺寸，并调整像素电路组内部像素电路单元之间的间距以及相邻像素电路组之间的间距，能够解决现有技术中实现窄边框容易产生摩尔纹的问题。
[0005]为解决上述技术问题，本申请采用的第一技术方案是提供一种阵列基板，阵列基板包括基底，位于基底一侧的多个阵列排布的像素电路单元；各像素电路单元在基底上的正投影面积相同，且像素电路单元的正投影的长度小于61微米，宽度小于61微米；多个呈阵列排布的像素电路单元形成一个像素电路组，多个像素电路组呈阵列排布；其中，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，所述阵列基板包括基底，位于基底一侧的多个阵列排布的像素电路单元；其特征在于，各所述像素电路单元在所述基底上的正投影面积相同，且所述像素电路单元的所述正投影的长度小于61微米，宽度小于61微米；多个呈阵列排布的像素电路单元形成一个像素电路组，多个所述像素电路组呈阵列排布；其中，各所述像素电路组内的相邻所述像素电路单元在所述基底上的正投影的间距，小于各相邻所述像素电路组在所述基底上的正投影的间距。2.根据权利要求1所述的阵列基板，其特征在于，各所述像素电路组内的相邻所述像素电路单元在所述基底上的正投影沿第一方向的间距，小于各相邻所述像素电路组在所述基底上的正投影沿所述第一方向的间距；和/或，各所述像素电路组内的所述相邻像素电路单元在所述基底上的正投影沿第二方向的间距，小于各相邻所述像素电路组在所述基底上的正投影沿所述第二方向的间距；其中，所述第一方向为行方向，所述第二方向为列方向。3.根据权利要求2所述的阵列基板，其特征在于，各所述像素电路组之间等间距排布。4.根据权利要求1～3任一项所述的阵列基板，其特征在于，单个所述像素电路单元的所述正投影的长度为51微米，且宽度为51微米。5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括虚拟导线，所述虚拟导线在所述基底上的正投影位于各相邻所述像素电路组在所述基底上的正投影之间。6.根据权利要求5所述的阵列基板，其特征在于，所述虚拟...

【专利技术属性】
技术研发人员：秦韶阳，王守坤，赵成雨，
申请(专利权)人：云谷固安科技有限公司，
类型：发明
国别省市：