【技术实现步骤摘要】
一种防止TFT漏电的GIP电路
[0001]本技术涉及显示
,尤其涉及一种防止TFT漏电的GIP电路。
技术介绍
[0002]随着现代化社会的不断进步发展,人们在显示屏的性能和稳定性上的要求不断提升,由于目前显示屏的GIP电路在充放电过程中关键点很容易受到其他信号的干扰,导致GIP电路的输出信号发生错误,使显示屏的显示出现横纹、错充等异常现象。
技术实现思路
[0003]本技术的目的在于提供一种防止TFT漏电的GIP电路。
[0004]本技术采用的技术方案是:
[0005]一种防止TFT漏电的GIP电路,其包括晶体管T1、T2、T3、T4、T5和电容C1;
[0006]T1的控制端连接Gn
‑
1,T1的输入端连接Gn
‑
3,T1的输出端连接Qn点;
[0007]T2的控制端连接Qn点,T2的输入端连接Ckn点,T2的输出端连接Gn;
[0008]T3的控制端连接Gn
‑
1,T3的输入端连接Gn点,T3的输出端连接Pn点;
[0009]T4的控制端连接CKB点,T4的输入端连接Gn,T4的输出端连接VGL;
[0010]T5的控制端连接Gn+1点,T5的输入端连接Pn点,T5的输出端连接Gn+1;
[0011]C1的一极板连接Qn点,C1的另一极板连接G(n)。
[0012]进一步地,晶体管为TFT薄膜晶体管。
[0013]进一步地,晶体管设置在显示面板上。 >[0014]进一步地,显示面板为LCD显示面板。
[0015]进一步地,包括驱动IC , CKn、CKB、Gn
‑
1、Gn
‑
3、Gn+1与驱动IC连接。
[0016]一种防止TFT漏电的GIP电路的驱动方法,其包括以下步骤:
[0017]在t1时刻,控制Gn
‑
1、Gn
‑
3和CKB输出高电位,控制Gn、Gn+1和CKn输出低电位;
[0018]在t2时刻,控制Gn、Gn
‑
1、Gn
‑
3和CKn输出高电位,控制Gn+1、CKB输出低电位;
[0019]在t3时刻,控制Gn、Gn
‑
1、Gn+1和CKn输出高电位,控制Gn
‑
3、CKB输出低电位;
[0020]在t4时刻,控制Gn、Gn+1和CKn输出高电位,控制Gn
‑
3、Gn
‑
1和CKB输出低电位;
[0021]在t5时刻,控制Gn+1和CKB输出高电位,控制Gn
‑
3、Gn
‑
1、Gn和CKn输出低电位。
[0022]本技术采用以上技术方案,将GIP中关键节点的电压保持在更低的电位,有效防止TFT漏电,减少显示屏出现显示异常的可能,使显示屏的显示更加稳定。
附图说明
[0023]以下结合附图和具体实施方式对本技术做进一步详细说明;
[0024]图1为本技术一种防止TFT漏电的GIP电路的结构示意图;
[0025]图2为本技术一种防止TFT漏电的GIP电路的驱动方法的时序波形图。
具体实施方式
[0026]为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图对本申请实施例中的技术方案进行清楚、完整地描述。
[0027]如图1或2所示,本技术公开了一种防止TFT漏电的GIP电路,其包括晶体管T1、T2、T3、T4、T5和电容C1;
[0028]T1的控制端连接Gn
‑
1,T1的输入端连接Gn
‑
3,T1的输出端连接Qn点;
[0029]T2的控制端连接Qn点,T2的输入端连接Ckn点,T2的输出端连接Gn;
[0030]T3的控制端连接Gn
‑
1,T3的输入端连接Gn点,T3的输出端连接Pn点;
[0031]T4的控制端连接CKB点,T4的输入端连接Gn,T4的输出端连接VGL;
[0032]T5的控制端连接Gn+1点,T5的输入端连接Pn点,T5的输出端连接Gn+1;
[0033]C1的一极板连接Qn点,C1的另一极板连接G(n)。
[0034]进一步地,晶体管为TFT薄膜晶体管。
[0035]进一步地,晶体管设置在显示面板上。
[0036]进一步地,显示面板为LCD显示面板。
[0037]进一步地,包括驱动IC , CKn、CKB、Gn
‑
1、Gn
‑
3、Gn+1与驱动IC连接。
[0038]一种防止TFT漏电的GIP电路的驱动方法,其包括以下步骤:
[0039]在t1时刻,控制Gn
‑
1、Gn
‑
3和CKB输出高电位,控制Gn、Gn+1和CKn输出低电位;
[0040]此时,由于Gn
‑
1为高电位,T1打开,T1将Gn
‑
3的高电位给到Qn点;T3打开,Pn和Gn相连,因为Qn点为高电位,T2打开, CKn通过T2将低电位给到Gn,由于Pn和Gn相连,因此Pn也被拉至低电位。此时CKB为高电平,T4打开,Gn点被Gn拉至低电位。
[0041]在t2时刻,控制Gn、Gn
‑
1、Gn
‑
3和CKn输出高电位,控制Gn+1、CKB输出低电位;
[0042]具体地,T2仍处于打开状态,因为CKn由低电位转为高电位,Gn通过T2接收到CKn的高电位,Gn输出高电位,此时由于T3为开启状态,故Pn也为高电位,Qn点由于耦合电容C1的存在,电位升高。
[0043]在t3时刻,控制Gn、Gn
‑
1、Gn+1和CKn输出高电位,控制Gn
‑
3、CKB输出低电位;
[0044]具体地,Gn
‑
3由高电位转为低电位,此时Gn
‑
1依旧处于高电位,Qn通过T1的作用接收到Gn
‑
3的低电位,Qn点降至低电位,T2关断。此时Gn+1为高电位,T5打开,Pn通过T5的作用接收到Gn+1的高电位,Pn维持高电位。由于此时Gn
‑
1也为高电位,T3还是处于高电位,使Gn继续输出高电位。
[0045]在t4时刻,控制Gn、Gn+1和CKn输出高电位,控制Gn
‑
3、Gn
‑
1和CKB输出低电位;
[0046]此时,Gn
‑
1由高电位降至低电位,T1和T3关断,Qn点处于floating状态。
[0047]在t5时刻,控制Gn+1和CKB输出高电位,控制Gn
‑
3、Gn
‑
1本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种防止TFT漏电的GIP电路,其特征在于:其包括晶体管T1、T2、T3、T4、T5和电容C1;T1的控制端连接Gn
‑
1,T1的输入端连接Gn
‑
3,T1的输出端连接Qn点;T2的控制端连接Qn点,T2的输入端连接Ckn点,T2的输出端连接Gn;T3的控制端连接Gn
‑
1,T3的输入端连接Gn点,T3的输出端连接Pn点;T4的控制端连接CKB点,T4的输入端连接Gn,T4的输出端连接VGL;T5的控制端连接Gn+1点,T5的输入端连接Pn点,T5的输出端连接Gn+1;C1的一极板连接Qn点,C1的另一极板连接Gn。2.根据权利要求1所述的一...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。