基于MAGIC的非易失计数器及计数方法技术

本申请提供了一种基于MAGIC的非易失计数器及计数方法，计数器包括：一条延迟线和多个顺序排列连接的计数单元；每个计数单元均包括：MAGIC逻辑门电路；除最高位的其它每个计数单元还包括：与MAGIC逻辑门电路连接的两个控制信号产生电路；延迟线用于向每个控制信号产生电路输出特定步骤对应的初始信号，以使每个控制信号产生电路向下一位计数单元中的MAGIC逻辑门电路输出特定步骤对应的控制信号；延迟线，还用于向每个MAGIC逻辑门电路输出除特定步骤的其它步骤对应的控制信号；每个计数单元通过MAGIC逻辑门电路，根据各步骤对应的控制信号和施加电压执行计数单元对应的各步骤，以实现二进制计数及计数结果的存储。本申请能够实现非易失计数，且计数步骤简单。且计数步骤简单。且计数步骤简单。

【技术实现步骤摘要】
基于MAGIC的非易失计数器及计数方法


[0001]本申请涉及电路与系统
，尤其是涉及一种基于MAGIC的非易失计数器及计数方法。

技术介绍

[0002]忆阻器是表征电荷和磁通量之间关系的基本电路元件，它的电阻状态根据所施加的激励(电压或电流)而变化，并且在激励撤销时保持不变。根据这些性质，设计了很多运用忆阻器实现逻辑运算的方法。根据逻辑单元中的输入和输出的表现形式，忆阻器逻辑大致可以分为两类：一个是非状态逻辑，包括电阻阈值逻辑(Resistive threshold logic,RTL)，忆阻比率逻辑(Memristor Ratioed Logic,MRL)等，输入和输出至少有一个用电压表示；另一个是有状态逻辑，包括实质蕴涵逻辑(IMPLY,IMP)，忆阻器辅助逻辑(Memristor
‑
Aided LoGIC,MAGIC)等，逻辑门的输入和输出分别为以阻态的形式存储在忆阻器中。因此，有状态逻辑在逻辑级联和非易失性方面更有优势。
[0003]计数器是数字系统中的基本电路，基于互补金属氧化物半导体(Complem本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于MAGIC的非易失计数器，其特征在于，所述计数器包括：一条延迟线和多个顺序排列连接的计数单元；每个所述计数单元均包括：MAGIC逻辑门电路；除最高位计数单元的其它每个计数单元还包括：与所述MAGIC逻辑门电路连接的两个控制信号产生电路；所述延迟线分别与每个所述控制信号产生电路、每个所述MAGIC逻辑门电路连接；所述延迟线用于向每个所述控制信号产生电路输出特定步骤对应的初始信号，以使每个所述控制信号产生电路将所述初始信号，转化为所述特定步骤对应的控制信号向下一位计数单元中的所述MAGIC逻辑门电路输出；所述延迟线，还用于向每个所述MAGIC逻辑门电路输出除所述特定步骤的其它步骤对应的控制信号；每个所述计数单元通过所述MAGIC逻辑门电路，根据所述各步骤对应的控制信号和施加电压执行所述计数单元对应的各步骤，以实现二进制计数及计数结果的存储。2.根据权利要求1所述的基于MAGIC的非易失计数器，其特征在于，每个控制信号产生电路均包括：中间状态忆阻器和外围电路；所述中间状态忆阻器的一端连接所述延迟线的输出端；所述中间状态忆阻器的另一端连接所述外围电路；除最高位计数单元的其它每个计数单元，均通过两个所述控制信号产生电路中的中间状态忆阻器和外围电路，输出下一位计数单元的前两个步骤分别对应的控制信号。3.根据权利要求2所述的基于MAGIC的非易失计数器，其特征在于，所述外围电路包括：电阻、MOS管和反相器；所述MOS管的栅极与所述中间状态忆阻器连接于所述延迟线的一端连接；所述MOS管的源极分别与所述中间状态忆阻器的另一端及所述电阻的一端连接；所述电阻的另一端接地；所述MOS管的漏极连接所述反相器的输入端；所述反相器的输出端作为所述外围电路的输出端，用于输出下一位计数单元的特定步骤的控制信号。4.根据权利要求1所述的基于MAGIC的非易失计数器，其特征在于，最高位的计数单元中，所述MAGIC逻辑门电路包括：三个底电极连在一起的1T1R单元；每个1T1R单元由一个忆阻器和...

【专利技术属性】
技术研发人员：王义楠，李清江，王伟，傅星智，王伟贺，刘海军，徐晖，刁节涛，李智炜，刘森，陈长林，李晨辉，朱城和，宋兵，于红旗，王玺，步凯，王琴，曹荣荣，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：