驱动电路制造技术

本发明专利技术公开了一种驱动电路。本发明专利技术在显示每一帧图像时，每个时钟信号均包括预设数量的周期，并且在所述多个时钟信号中的预先确定的一个目标时钟信号处于最后一个周期的下降沿时，所述多个阵列基板行驱动单元的下拉模块所接收的控制信号处于上升沿。从而提早拉低第三节点的电位，避免第三晶体管、第四晶体管、第十六晶体管和第十七晶体管的长期处于电压应力或电流压应力作用。或电流压应力作用。或电流压应力作用。

【技术实现步骤摘要】
驱动电路


[0001]本专利技术涉及显示
，尤其涉及一种驱动电路。

技术介绍

[0002]现有的液晶面板的工艺架构，以Gate driver design(栅极驱动器设计)来划分，可以分为SOC(System on chip，即系统级芯片)驱动扫面线和驱动(Gate driver on array，即阵列基板栅极驱动器)两种。就产品需求的角度来看，边框越小，也是大家所期望的，所以相较SOC版设计，驱动由于具有较小的边界宽度，可以省去栅极驱动器芯片，降低成本，所以带有驱动的液晶面板势必是未来的主流趋势。
[0003]在实际产品中，部分开关管的控制端长时间处于高电平，这些开关管受电压应力或电流压应力作用的时间更长伏安特性容易漂移，导致点灯异常。

技术实现思路

[0004]本专利技术的目的在于，本专利技术实施例提供一种驱动电路，旨在有效解决目前部分开关管的控制端长时间处于高电平，这些开关管受电压应力或电流压应力作用的时间更长伏安特性容易漂移，导致点灯异常的问题。
[0005]根据本专利技术的一方面，本专利技术提供本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，用于显示图像，其包括级联的多个阵列基板行驱动单元，所述多个阵列基板行驱动单元在显示每一帧图像时由多个时钟信号控制，其特征在于，至少一个阵列基板行驱动单元包括：上拉控制模块、第一反相模块、第二反相模块、第一下拉维持模块、第二下拉维持模块、上拉模块和下拉模块；所述上拉控制模块接收上级阵列基板行驱动单元传输的级传信号以及扫描驱动信号并与所述第一反相模块电连接，所述第一反相模块和所述第一下拉维持模块均电连接至第一节点，所述第二下拉维持模块和所述第二反相模块均电连接至第二节点，所述上拉模块和所述下拉模块均电连接至第三节点，所述上拉模块在显示每一帧图像时接收所述多个时钟信号中对应的一个时钟信号并输出本级的扫描驱动信号以及本级的级传信号，且所述第一下拉维持模块和所述第二下拉维持模块均电连接至所述本级的级传信号的输出端；所述下拉模块接收控制信号，并且当所述控制信号处于高电平时，所述第三节点的电位降低；其中，在显示每一帧图像时，每个时钟信号均包括预设数量的周期，并且在所述多个时钟信号中的预先确定的一个目标时钟信号处于最后一个周期的下降沿时，所述多个阵列基板行驱动单元的下拉模块所接收的控制信号处于上升沿。2.根据权利要求1所述的驱动电路，其特征在于，所述目标时钟信号是在显示每一帧图像时所使用的M个时钟信号中的第M/2个时钟信号。3.根据权利要求1所述的驱动电路，其特征在于，所述上拉控制模块包括：第一晶体管，所述第一晶体管的控制端接收上级阵列基板行驱动单元传输的级传信号，所述第一晶体管的第一端接收上级阵列基板行驱动单元传输的扫描驱动信号，所述第一晶体管的第二端与所述第一反相模块电连接。4.根据权利要求3所述的驱动电路，其特征在于，所述第一反相模块包括：第二晶体管、第三晶体管、第四晶体管和第五晶体管；所述第二晶体管的控制端、所述第二晶体管的第一端和所述第三晶体管的第一端连接至第一低频信号端口，所述第三晶体管的控制端、所述第二晶体管的第二端及所述第四晶体管的第一端相连，所述第三晶体管的第二端和所述第五晶体管的第一端电连接至所述第一节点，所述第四晶体管和所述第五晶体管的控制端电连接至所述第一晶体管的第二端，所述第四晶体管和所述第五晶体管的第二端均与第一电压端口电连接。5.根据权利要求4所述的驱动电路，其特征在于，所述第一下拉维持模块包括：第六晶体管、第七晶体管和第八晶体管；所述第六晶体管、第七晶体管和第八晶体管的控制端电连接至所述第一节点，所述第六晶体管的第一端电连接至所述本级的级传信号的输出端，所述第六晶体管的第二端与第二电压端口电连接，所述第七晶体管的第一端电连接至所述第...

【专利技术属性】
技术研发人员：黄树楷，湛志明，
申请(专利权)人：TCL华星光电技术有限公司，
类型：发明
国别省市：